지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
High Performance DCT / IDCT Processor for HDTV
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
DCT / IDCT PROCESSOR설계
대한전자공학회 워크샵
1995 .01
저전송율 압축을 위한 저전력 DCT / IDCT 프로세서의 구현 ( Implementation of Low Power DCT / IDCT Processor for Low Bit Rate Coding )
대한전자공학회 학술대회
1997 .01
HDTV용 IDCT Processor ( ( 8 * 8 ) 2-Dimensional Inverse Discrete Cosine Transform Processor for HDTV Applications )
대한전자공학회 기타 간행물
1992 .01
SDTV / HDTV를 위한 2-D 8 x 8 Dct / IDct 의 VLSI 구조 ( 2-D 8 x 8 Dct / IDct Architecture for SDTV / HDTV Applications )
대한전자공학회 학술대회
1996 .01
코사인 함수를 이용한 효율적인 DCT/IDCT 소자 설계
대한전자공학회 기타 간행물
2001 .11
모듈 생성 기법을 이용한 DCT/IDCT 코어 프로세서의 설계 ( Design of DCT/IDCT Core Processor using Module Generator Technique )
한국통신학회논문지
1993 .10
효율적인 분산연산을 이용한 고성능 DCT / IDCT처리기 구현 ( Implementation of High Performance DCT / IDCT Processor Based on the Pipelined Distributed Arithmetic )
대한전자공학회 학술대회
1992 .01
실시간 비디오 응용을 위한 2차원 DCT / IDCT의 구조 ( The Structure of 2-D DCT / IDCT for Real-Time Video Applications )
한국통신학회논문지
1995 .11
고속 병렬처리를 위한 DCT / IDCT 구조 설계 ( A Design on DCT / IDCT with High Speed Parallel Architecture )
대한전자공학회 학술대회
1997 .01
저전력 2-D DCT/IDCT 구현에 관한 연구
한국통신학회 학술대회논문집
2007 .07
고속 DCT 알고리듬을 이용한 DCT 및 IDCT 구조 ( An Architeture for the DCT and IDCT using a Fast DCT Algorithm )
전자공학회논문지-B
1994 .03
고속 8 × 8 DCT / IDCT 코어 프로세서 설계 ( The Implementation of High-Speed 8 × 8 Core Processor )
대한전자공학회 학술대회
1995 .01
1/4" SD Digital VCR용 2-4-8 DCT / IDCT Processor의 구조 ( An Architecture of A 2-4-8 DCT / IDCT Processor Used for 1/4" SD Digital VCR )
대한전자공학회 학술대회
1996 .11
1/4" SD Digital VCR용 2-4-8 DCT / IDCT processor의 구조
CAD 및 VLSI 설계연구회지
1996 .01
CSD와 계수 변환법을 이용하여 덧셈기 수를 감소한 2-D DCT/IDCT 프로세서 설계
대한전자공학회 학술대회
2007 .07
CSD와 계수 변환법을 이용하여 덧셈기 수를 감소한 2-D DCT/IDCT 프로세서 설계
대한전자공학회 학술대회
2007 .07
동영상 부호화시 이미지의 에너지에 기반을 둔 적응성 DCT/IDCT 기법
대한전자공학회 학술대회
2002 .11
2D DCT / IDCT의 행 , 열 주소생성기를 위한 파이프라인 구조 ( Pipeline Architecture for the Low and Column Address Generator of 2D DCT / IDCT )
대한전자공학회 학술대회
1998 .01
HARD WIRED MULTIPLIER을 이용한 고속 DCT / IDCT연산기의 설계 ( Design of High Speed DCT / IDCT Processor Using the Hard-Wired Multiplier )
대한전자공학회 학술대회
1996 .07
0