One Chip Implementation of LL-DPLL Type Clock Recovery For Continuous and Burst Mode Coherent Satellite Demodulators

Ju-Bin Song ,  Dae-Ig Chang ,  Jeong-Ho Kim

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

A New Burst Mode Clock and Data Recovery Circuit

Seung-Woo Lee ,  Chang-kyung Seong ,  Bhum-cheol Lee 외 1명

대한전자공학회 ISOCC

2007 .10

DPLL을 이용한 클럭 및 데이터 복구회로 설계 ( A DPLL-Based Clock/Data Recovery Circuit Design )

김창곤 ,  김성환 ,  최평

CAD 및 VLSI 설계연구회지

1996 .01

위성방송용 QPSK 복조기를 위한 DPLL구조의 Carrier Recovery Loop 설계

하창우 ,  이완범 ,  김형균 외 1명

대한전자공학회 학술대회

2001 .06

코히어런트 위성통신용 클럭복원기의 해석과 칩의 구현 ( Analysis and Chip Implementation of Clock Recovery For Coherent Satellite Communications )

송주빈 ,  김정호

한국통신학회논문지

1995 .10

Enhanced Demodulator Implementation for Future Satellite Internet Access System

Pansoo Kim ,  Yun-Jeong Song ,  Byoung-Hak Kim 외 2명

한국통신학회 학술대회 및 강연회

2005 .04

A Design of CMOS 1st-Order Delay-Line DPLL for Clock Regeneration

Kenichi Nakashi ,  Naoya Fukumoto ,  Ikuo Seki 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1996 .01

2.45GHz Enhanced ZigBee 수신기를 위한 Non-coherent Demodulator 설계

이동찬 ,  송승운 ,  장수현 외 1명

대한전자공학회 학술대회

2013 .07

Development of a DPLL for the Burst-Lock of NTSC Video Signal

Kyung Jin Kang ,  Se Jung Kim ,  Tae Won Rhee

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1994 .01

WDM 방식을 이용한 DPLL 구현에 관한 연구

이상목 ,  정재훈 ,  최상태 외 1명

대한전기학회 학술대회 논문집

1987 .07

WDM 방식을 이용한 DPLL 구현에 관한 연구 ( A Study on the DPLL Implementation Using the WDM Phase Detector )

이상목 ,  정재훈 ,  최상태 외 1명

대한전자공학회 학술대회

1987 .07

Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링

김수호 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

2단 양자화기를 사용한 1차 DPLL의 성능 개선에 관한 연구 ( A Study on the Performance of a Modified Binary Quantized First-Order DPLL )

강치우 ,  김진헌

전자공학회지

1984 .05

1Gb/s gated-oscillator burst mode CDR for half-rate clock recovery

Pyung-Su Han ,  Woo-Young Choi

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2004 .12

PSK-DPLL의 반송파 복귀에 관한 연구

김석호 ,  송익호 ,  유흥균 외 1명

대한전자공학회 학술대회

1983 .11

Design and Simulation of 622 Mb/s Burst Mode Clock Recovery Circuit Using Digital Logic Devices

Jae-Seung Hwang ,  Chul-Soo Pa ,  k 외 5명

한국통신학회 학술대회논문집

2001 .07

반주기 표본화를 이용한 DPLL의 성능개선에 관한 연구 ( A Study on the Performance Improvement of DPLL Using a Half Period Sampling )

최영준 ,  강철호

한국통신학회 학술대회논문집

1987 .01

위성 멀티미디어 시스템을 위한 랜덤 지연지터에 강인한 기준 클럭 복원

김원호

융합신호처리학회 논문지

2005 .01

아리랑 위성 2호 DPLL 설계 및 시간 동기 알고리즘

권기호 ,  김대영 ,  조창범 외 1명

한국항공우주학회 학술발표회 초록집

2001 .11

Adaptive Carrier Recovery with Multi-Loop DPLL for Mobile Communication Applications

김범섭

CAD 및 VLSI 설계연구회지

1995 .01