지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
A Design of The Buffer Circuit having Minimum Delay Time
대한전기학회 학술대회 논문집
1987 .07
최소 delay를 갖는 buffer 회로의 설계 ( A Design of The Buffer Circuit Having Minimum Delay Time )
대한전자공학회 학술대회
1987 .07
Design of CMOS Tapered Buffer for Minimum Power-delay Product
대한전자공학회 토론회
1996 .01
Design of CMOS Tapered Buffer for Minimum Power-delay Product
대한전자공학회 학술대회
1996 .07
CMOS 인버터의 지연시간
한국멀티미디어학회 학술발표논문집
1999 .11
CMOS 인버터의 지연 시간 모델 ( A Delay Model for CMOS Inverter )
전자공학회논문지-C
1997 .06
자기조정 이중구동 경로를 가진 새로운 저전력 CMOS 버퍼
전자공학회논문지-SC
2002 .03
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
완전 자체 검증 CMOS 회로 설계 ( Design of a Totally Self-Checking CMOS Circuit )
대한전자공학회 학술대회
1994 .11
완전 자체 검증 CMOS 회로 설계
대한전자공학회 학술대회
1994 .11
A New Delay Model for Large Digital CMOS Circuits
ICVC : International Conference on VLSI and CAD
1997 .01
새로운 구조를 갖는 CMOS 자동증폭회로 설계 ( Design of a New CMOS Differential Amplifier Circuit )
한국통신학회논문지
1993 .06
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
특정연구 결과 발표회 논문집
1989 .01
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
한국통신학회 학술대회논문집
1989 .01
저전력 CMOS테이퍼드 버퍼 회로 ( Low Power CMOS Tapered Buffer Circuit )
대한전자공학회 워크샵
1996 .01
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
CMOS 회로 합성기에 대한 연구 ( Research on Circuit Synthesizer in CMOS )
한국통신학회 학술대회논문집
1987 .01
CMOS 테스트를 위한 Built-In Self-Test 회로 설계 ( A Built-In Self-Test Method for CMOS Circuits )
전자공학회논문지-B
1992 .09
Design of Two-Stage Class AB CMOS Buffers: A Systematic Approach
[ETRI] ETRI Journal
2011 .06
0