지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2002.5
- 수록면
- 74 - 86 (13page)
이용수
초록· 키워드
오류제보하기
본 논문은 결정 궤환 구조를 갖는 차동 위상 검출기의 고속 데이터 처리를 위한 VLSI 구조를 제안한다. 기존 차동 위상 검출 방식의 낮은 BER 성능을 극복하기 위해 DF-DPD, DPD-RGPR, DFDPD-SA 등의 다중 심볼 검출 방식이 제시되었다. 이러한 검출 방식들은 참조 위상으로 사용되는 이전 심볼에서의 잡음 효과를 작게 하기 위하여 검출된 위상을 궤환시키는 구조를 갖고 있다. 하지만, 검출된 위상을 궤환시키는 작용은 데이터 처리 속도를 기존의 차동 위상 검출기보다 느리게 한다. 본 논문에서는 결정 궤환 구조를 갖는 차동 위상 검출기가 기존의 차동 위상 검출 방식처럼 고속으로 데이터를 처리할 수 있는 VLSI 구조를 제안하였다. 제안된 구조는 'M-1' 번째 과정에서 'M' 번째 과정을 미리 계산하는 선계산(pre-calculation) 방식과 'M-1' 번째 과정에서 예견 위상들을 궤환시키는 선결정 궤환(pre-decision feedback) 방식을 갖는다. 본 논문에서 제안된 구조는 VHDL(Very-high-speed-IC Hardware Description Language)를 사용하여 RTL(Register Transfer Level)로 구현되었다. 시뮬레이션 결과, 제안된 구조는 고속으로 데이터를 처리함을 확인하였다.
목차
Ⅰ. 서 론
Ⅱ. 차동 위상 검출기
Ⅲ. 결정 궤환 구조를 갖는 차동 위상 검출기의 차동 위상 검출 과정
Ⅳ. 제안된 차동 위상 검출기의 구조
Ⅴ. 시뮬레이션 결과
Ⅵ. 결 론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
DF-DPD의 고속 데이터 처리 구조
대한전자공학회 학술대회
2008 .06
-
DF-DPD와 DPD-RGPR에 대한 성능 분석
전자공학회논문지-IE
2010 .12
-
A VLSI Architecture for Novel Decision Feedback Differential Phase Detection with an Accumulator
[ETRI] ETRI Journal
2002 .04
-
A Numerical Analysis of Differential Phase Detection Schemes with Decision Feedback
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
고속 위상 동기 루프를 위한 새로운 구조의 위상/주파수 검출기 ( New Phase/Frequency Detectors for High-Speed Phase-Locked Loop Application )
전자공학회논문지-C
1998 .08
-
DF-DPD의 고속 데이터 처리 구조
대한전자공학회 학술대회
2008 .06
-
고속 영상신호 처리를 위한 VLSI아키텍쳐
전기의세계
1985 .08
-
A VLSI Architecture for Blind Decision Feedback Equalizer
한국통신학회 학술대회논문집
2000 .07
-
레일레이 페이딩채널에서 다이버시티가 있는 Decision Feedback 차동 검출기
한국통신학회 학술대회논문집
2002 .07
-
VLSI Algorithm and Architecture for Signal Processing
대한전자공학회 단기강좌
1987 .01
-
고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구
방송공학회논문지
1998 .06
-
고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구
대한전자공학회 학술대회
1998 .06
-
고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구 ( A VLSI Architecture for Fast Motion Estimation Algorithm )
대한전자공학회 학술대회
1998 .07
-
A New Parallel VLSI Architecture for Image Processing
ICVC : International Conference on VLSI and CAD
1993 .01
-
3-Step Search 알고리즘의 VLSI 화에 관한 연구 ( A Study on VLSI Architecture for 3-Step Algorithm )
대한전자공학회 학술대회
1992 .01
-
고속 행렬 전치를 위한 효율적인 VLSI 구조 ( An Efficient VLSI Architecture for High Speed Matrix Transposition )
한국통신학회논문지
1996 .12
-
VLSI for Image Processing
대한전자공학회 단기강좌
1988 .01
-
고속 신호 검파를 위한 효율적인 디지털 정합필터 VLSI 구조 설계
대한전자공학회 학술대회
1998 .04
-
고속 신호 검파를 위한 효율적인 디지털 정합필터 VLSI 구조 설계 ( An Efficient VLSI Architecture of A High-Speed Digital Matched Filter for Signal Detection )
대한전자공학회 학술대회
1998 .01
-
블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )
한국통신학회논문지
1998 .03
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013722555