지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2002.7
- 수록면
- 657 - 660 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, the FFT processor for power measurement using VHDL (Very high-speed integrated circuit Hardware Description Language) is discussed, The proposed system relies on the FFT algorithm to compute real and reactive power The advantage of system is
that harmonic analysis is carried out on a period of the Input signal^[1] The proposed system is based on FFT processor which is designed using VHDL In the design of FFT processor, radix 2² is adopted to reduce several complex multipliers for twidd1e factor
And this processor adopt pipeline structure Therefore, the system IS able to have both high hardware efficiency and high performance
that harmonic analysis is carried out on a period of the Input signal^[1] The proposed system is based on FFT processor which is designed using VHDL In the design of FFT processor, radix 2² is adopted to reduce several complex multipliers for twidd1e factor
And this processor adopt pipeline structure Therefore, the system IS able to have both high hardware efficiency and high performance
목차
ABSTRACT
1.서론
2.본론
3.결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Pipeline 방식 256 - point FFT Processor의 설계
대한전자공학회 학술대회
2000 .11
-
4-way 구조를 갖는 128 point 파이프라인 FFT 프로세서의 설계
대한전자공학회 학술대회
2006 .06
-
실시간 전력품질분석시스템을 위한 FFT 프로세서의 설계
대한전기학회 학술대회 논문집
2002 .07
-
Design and Analysis of Fast Fourier Transform Processors with Various Number Systems
한국정보기술학회논문지
2020 .02
-
Low Power Memory-based FFT Processor with a Novel Coefficient Ordering
한국통신학회 학술대회논문집
2004 .07
-
New Programmable 2D FFT Processor Design
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
고성능 512-point FFT 프로세서의 설계
한국방송미디어공학회 학술발표대회 논문집
1999 .11
-
저전력 125MS/s 256-point radix-2² SDF FFT 프로세서의 설계 및 구현
대한전자공학회 학술대회
2015 .06
-
Design and implementation of a compact 256-point complex FFT Processor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
Radix-2 to the 4th Power 1024 Point Pipeline FFT Processor Using a Data Scaling Approach
대한전자공학회 ISOCC
2005 .10
-
High Efficiency Low Power FFT Processor For WLAN System
대한전자공학회 학술대회
2009 .07
-
Shift Register 구조를 갖는 FFT Processor 설계 ( Design of FFT Processor with A Shift Register Architecture )
대한전자공학회 학술대회
1996 .11
-
Shift Register 구조를 갖는 FFT processor 설계
대한전자공학회 학술대회
1996 .11
-
4-parallel 구조 FFT 프로세서 설계
대한전자공학회 학술대회
2006 .11
-
A radix-8/4/2 FFT processor for OFDM systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
MB-OFDM UWB 통신 시스템을 위한 고속 2-Parallel Radix-2⁴ FFT 프로세서의 설계
대한전자공학회 학술대회
2006 .06
-
파이프라인 FFT 프로세서 설계을 위한 하드웨어 구조 분석
대한전자공학회 학술대회
2008 .06
-
MIMO-OFDM 기반 SDR 시스템을 위한 저전력/저면적 FFT 프로세서 설계
제어로봇시스템학회 합동학술대회 논문집
2011 .07
-
계산 속도와 하드웨어 양이 조절 용이한 FFT Array Processor 시스템 ( FFT Array Processor System with Easily Adjustable Computation Speed and Hardware Complexity )
전자공학회논문지-A
1993 .03
-
A Systolic Array Processor for 16-point FFT
KITE JOURNAL OF ELECTRONICS ENGINEERING
1990 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-560-014246820