지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
리드솔로몬 부호화기를 구현하기 위해서 제안된 구조는 널리 알려진 대로 일반적인 구조와직 렬승산기를 쓰는 구조가 있다. 일반적 구조의 부호화기는 구조가 복잡한 대신 처리속도가 빠르고, 반면에 직렬승산기를 쓰는 부호화기는 구조는 단순하지만 처리속도는 그다지 빠르지 않은 것으로 알려져 있다. 이 논문에서는, 이 널리 알려진 사실이 VHDL로 구현할 때는 사실이 아닐 수도 있다는 것을 보인다. 이는, 직렬승산기에 필요한 쌍대기저 변환테이블을 구현하는 데에는 많은 게이트가 필요한 경우가 있기 때문인 것으로 해석된다. 한편 두 가지 구조를 써서 VHDL로 구현한 부호화의 처리속도는 모두 같다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 직렬승산 부호화 알고리즘 : 쌍대기저 곱셈
Ⅲ. 구현과 분석
Ⅳ. 맺음말
참고문헌
저자소개
참고문헌 (8)
참고문헌 신청
I.S. Reed and G. Solomon, "Polynomial codes over certain finite field", J. Soc. Ind. Applied Math., Vol.8, pp. 300-304, 1960.
I.S. Hus, T.K. Truong, L.J. Deutsch, and I.S. Reed, "A comparison of VLSI architecture of finite field multipliers using dual, normal, or standard bases", IEEE Trans. Comput., vol. 37, no. 6, pp. 735-739, Jun. 1988.
E. Berlekamp, "Bit-serial Reed-Solomon encoders", IEEE Trans. Inf. Theory, vol. 28, no. 6, pp. 869-874, Nov. 1982.
이만영, BCH 부호와 Reed-Solomon 부호, 민음사, 1990.
R. Lidl, Finite Field, Addison Wesley, 1983.
I.S. Hus, T.K. Truong, L.J. Deutsch, and I.S. Reed, "A comparison of VLSI architecture of finite field multipliers using dual, normal, or standard bases", IEEE Trans. Comput., vol. 37, no. 6, pp. 735-739, Jun. 1988.
E. Berlekamp, "Bit-serial Reed-Solomon encoders", IEEE Trans. Inf. Theory, vol. 28, no. 6, pp. 869-874, Nov. 1982.
이만영, BCH 부호와 Reed-Solomon 부호, 민음사, 1990.
R. Lidl, Finite Field, Addison Wesley, 1983.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
VHDL을 이용한 2D/3D 변환의 구현
한국통신학회 학술대회논문집
2006 .11
-
VHDL 환경 설계 및 구현 ( Design and Implementation of VHDL Environment )
한국통신학회논문지
1992 .11
-
Reed-Solomon 부호의 직렬부호기에 관한 연구 ( A Study on Bit-Serial Reed-Solomon Encoders )
대한전자공학회 학술대회
1987 .11
-
VHDL Modeling
CAD기술특강
1991 .01
-
VHDL 설계 데이터베이스 구현 방법의 비교 연구 ( A Comparative Study on Methods for Implementing VHDL Design Database )
전자공학회논문지-B
1995 .07
-
VHDL을 이용한 JPEG 인코더의 설계 ( A Design of Encoder for JPEG using VHDL )
대한전자공학회 학술대회
1996 .01
-
(255, 223) RS부호의 직렬부호기
한국통신학회논문지
1988 .10
-
VHDL을 이용한 DES의 구현 ( The Implementation of DES Using VHDL )
대한전자공학회 워크샵
1995 .01
-
VHDL Behavior 단계 시뮬레이터의 구현에 관한 연구 ( A Study on Implementation of VHDL Behavioral Simulator )
대한전자공학회 학술대회
1990 .07
-
VHDL 설계 환경 구축을 위한 Front-end의 설계
(구)정보과학회논문지
1991 .02
-
VHDL-to-C 사상을 위한 VHDL 컴파일러 전반부의 설계 ( A Design of VHDL Compiler Front-end for the VHDL-to-C Mapping )
한국통신학회논문지
1997 .12
-
적응형 위성방송용 프레그메틱 트렐리스 부호화기 VHDL 설계
한국전자파학회논문지
2003 .12
-
VHDL 합성 시스템을 위한 Modeling 에 관한 연구 ( A Study on Modeling for VHDL Synthesis System )
대한전자공학회 학술대회
1989 .01
-
VHDL Modeling 기초
대한전자공학회 단기강좌
1997 .01
-
VHDL 설계 환경 구축
한국정보과학회 학술발표논문집
1990 .04
-
VHDL & Synthesis
전자공학회지
1992 .01
-
FLAT 알고리즘의 VHDL 구현 ( VHDL Implementation of FLAT Algorithm )
대한전자공학회 학술대회
1993 .01
-
VHDL의 기술동향
[ETRI] 전자통신동향분석
1989 .09
-
VHDL 행위 레벨 설계 검증 ( VHDL Behavioral-level Design Verification from Behavioral VHDL )
대한전자공학회 학술대회
1998 .07
-
VHDL 행위 레벨 설계 검증
대한전자공학회 학술대회
1998 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
효율적인 SW 기반 BCH 부복호 구현에 관한 연구
이종훈
,
김수영
,
송상섭
한국통신학회논문지
2020
.05
In-DRAM ECC 구현을 위한 BCH 부호의 오류 위치 다항식 계산 알고리즘 비교
정성훈
,
문병인
한국통신학회 학술대회논문집
2018
.06
생성다항식 근의 패턴을 이용한 BCH 부호의 생성다항식 추정 기법
조대민
,
권순희
,
신동준
한국통신학회 학술대회논문집
2016
.11
효율적인 리드-솔로몬 디코더 / 인코더 구조 ( An Efficient Architecture of Reed-Solomon Decoder / Encoder )
박동욱
,
권성훈
,
신현철
외 3명
대한전자공학회 학술대회
1997
.01
플래시 메모리를 위한 BCH 부호와 Low Density Parity-Check 부호를 적용한 저복잡도 오류정정 복호기
유타오
,
윤석현
대한전자공학회 학술대회
2013
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-014513807