메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
Korean Institute of Information Scientists and Engineers 정보과학회논문지(A) 정보과학회논문지(A) 제22권 제10호
발행연도
1995.10
수록면
1,426 - 1,436 (11page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 루프의 병렬화를 위해 루프의 기능한 병렬성을 탐지하고 스케쥴하는 문제를 다룬다. 최근에 집적회로 기술의 급격한 발달로 한 칩안에 파이프라이닝 연산이 이루어지도록 하는 것이 가능하며 VLIW나 슈퍼스칼라 컴퓨터에서는 파이프라이닝의 스케쥴링 문제가 발생한다. 여기에서는 고수준 언어로 표현된 루프를 데이타 종속그래프로 나타내고 이로부터 루프의 병렬성을 파악하여 그 병렬성을 나타내는 파이프라이닝 형태의 스케쥴을 얻고자 한다. 특히 단순 루프에 있는 최대한의 병렬성을 얻는 최적의 알고리즘을 제시하고자 한다. 이 알고리즘에서는 데이타 종속 그래프상의 근접한 노드 사이의 지역적 시간관계를 이용하여 이를 결합함으로써 전체적인 스케줄을 얻는 방법을 사용하였다. 제시된 알고리즘은 다항 시간의 복잡도를 가지며 최소의 지연간격을 갖는 파이프라이닝 스케쥴의 패턴을 생성한다.

목차

요약

Abstract

1. 서론

2. 프로그램의 표현

3. 최적 패턴 찾기

4. 결론

참고문헌

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017703896