지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Abstract
1. 서론
2. 재구성 VLSI 어레이 모델
3. 재구성 알고리즘
4. 컴퓨터 시뮬레이션 및 고찰
5. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
대칭적 의사결함처리요소 생성 기법에 의한 결함허용 VLSI 어레이의 신뢰도 향상과 실시간 재구성 ( Reliability Improvement and Real-Time Reconfiguration of Fault Tolerant VLSI Arrays Using Symmetrical Pseudo Faulty Processing Elements Generation Technique )
전자공학회논문지-A
1996 .05
의사결함처리요소를 이용한 단일트랙 이차원 시스토릭 어레이에서 재구성율의 향상 ( Improvement of Reconfiguration rate Using Pseudo Faulty Processing Elements on the Single Track 2-D Systolic Array )
전자공학회논문지-A
1996 .02
블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )
한국통신학회논문지
1998 .03
블럭정합알고리즘의 고속화를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed of Block Matching Algorithm )
대한전자공학회 학술대회
1996 .01
VLSI Design
대한전자공학회 단기강좌
1983 .01
동적 여분소자할당을 이용한 배열 처리기의 재구성 알고리즘
정보과학회논문지(A)
1995 .10
Fault-Tolerant VLSI / WSI Processor Arrays Based on Reconfiguration Rules
ICVC : International Conference on VLSI and CAD
1993 .01
결함 허용 어레이 프로세서를 위한 재구성 알고리듬 설계 ( Design of a Reconfiguration algorithm for Fault-Tolerant Array Processor )
대한전자공학회 학술대회
1993 .11
고속 프랙탈 영상압축을 위한 VLSI 어레이 구조 ( VLSI Array Architecture for High Speed Fractal Image Compression )
한국통신학회논문지
2000 .04
완전탐색 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이 프로세서의 구조
한국통신학회논문지
2002 .04
VLSI의 신뢰성 ( Reliability Issues in VLSI )
대한전자공학회 학술대회
1987 .05
움직임 추정을 위한 시스톨릭 어레이를 사용한 효율적인 VLSI 구조 ( An Efficient VLSI Architecture With Systolic Arrays for Motion Estimation Algorithm )
대한전자공학회 학술대회
1996 .01
VLSI설계와 CAD기술개발
전자진흥
1985 .01
VLSI 설계 자동화에 대한 연구
제어로봇시스템학회 국내학술대회 논문집
1986 .10
VLSI 자동설계기술 ( Design Automation for VLSI )
대한전자공학회 학술대회
1987 .01
VLSI Design of HAS-160 Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
VLSI System CAD에 관한 硏究
한국통신학회논문지
1983 .04
VLSI/WSI 프로세서 배열을 위한 동적 자체재구성 기법
전기학회논문지
1996 .08
고속 프랙탈 영상압축을 위한 VLSI 어레이의 입력핀의 감소 ( Reduction of Input Pins in VLSI Array for High Speed Fractal Image Compression )
한국통신학회논문지
2001 .12
VLSI for Image Processing
대한전자공학회 단기강좌
1988 .01
0