지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1999.5
- 수록면
- 555 - 562 (8page)
이용수
초록· 키워드
오류제보하기
VLSI 시스템 설계 단계에서 시스템의 고성능 및 고신뢰성을 보장하는 것이 중요한 요건이 되고 있다. 본 논문은 회로의 긴 경로들과 짧은 경로들 상에 존재하는 구성요소들의 시간지연들이 타이밍 제약조건들을 만족하도록 최적화시킴으로써 고성능 및 고신뢰도를 동시에 실현할 수 있는 효율적인 알고리즘을 제안한다. 과거에는 VLSI 시스템의 고성능을 실현하기 위한 긴 경로 최적화와 고신뢰도를 실현하기 위한 짧은 경로 최적화를 각각 독립적으로 수행하는 방법들이 제안되었다. 본 논문은 긴 경로들 및 짧은 경로들 상의 시간지연 요소들을 동시에 최적화함으로써 적절한 수행시간과 적은 메모리 요구량의 오버헤드를 허용하는 범위에서 효과적인 단계들로 수행되는 병합 알고리즘을 제안하고자 한다. 그리고 제안된 병합 알고리즘의 효율성을 입증하기 위해 벤치마크 회로들을 이용하여 실험 결과들을 보여줄 것이다.
목차
요약
Abstract
1. 서론
2. 타이밍 제약조건들
3. 경로 시간지연 최적화를 위한 병합 알고리즘
4. 실험결과
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
안정된 VLSI 시스템의 설계를 위한 짧은 경로 분석
한국정보과학회 학술발표논문집
1995 .04
-
고성능 시스템의 구현을 위한 긴 경로 최적화 기법 ( Optimization of Long Paths For Implementation of High - Performance System )
대한전자공학회 워크샵
1995 .01
-
VLSI의 임계경로 선택 ( A Critical Path Selection in VLSI )
대한전자공학회 학술대회
1997 .11
-
VLSI의 임계경로 선택
대한전자공학회 학술대회
1997 .11
-
임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )
대한전자공학회 학술대회
1993 .11
-
VLSI의 신뢰성 ( Reliability Issues in VLSI )
대한전자공학회 학술대회
1987 .05
-
저 전력을 위한 VLSI 설계 최적화 ( Lower Power Driven VLSI Design Optimization )
CAD 및 VLSI 설계연구회지
1995 .01
-
VLSI Design of HAS-160 Algorithm
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
VLSI의 논리회로 최적화를 위한 Rule-Based System ( A Rule-Based System for Logic Optimization of VLSI )
대한전자공학회 학술대회
1985 .01
-
VLSI의 논리 회로 최적화를 위한 Rule-Based System
대한전자공학회 학술대회
1985 .06
-
무인 자율 주행을 위한 최단 시간 경로계획 알고리즘 설계
대한기계학회 논문집 A권
2013 .05
-
VLSI Design
대한전자공학회 단기강좌
1983 .01
-
신경망 스위칭 최적화 알고리즘의 VLSI 구현 ( VLSI Implementation of Neural Network Switching Optimization Algorithm )
CAD 및 VLSI 설계연구회지
1996 .01
-
VLSI 게이트 레벨 논리설계 최적화를 위한 Rule-Based 시스템 ( A Rule-Based System for VLSI Gate-Level Logic Optimization )
전자공학회논문지
1989 .01
-
임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬
대한전자공학회 학술대회
1993 .11
-
A Path-Delay Test Generator for Large VLSI Circuits
ICVC : International Conference on VLSI and CAD
1993 .01
-
VLSI설계와 CAD기술개발
전자진흥
1985 .01
-
CAD에 의한 VLSI 설계를 위한 면적 최적화 ( Area-Optimization for VLSI by CAD )
전자공학회논문지
1987 .07
-
A Fast Critical Path Selection Algorithm for Digital VLSI
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
고성능 데스크 탑 컴퓨터 시스템을 위한 메모리 관리 유닛의 VLSI설계
대한전자공학회 학술대회
1994 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017742891