메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 고속중형 컴퓨터(주전산기Ⅲ)를 위해 EPLD를 사용하여 구현한 주처리 장치의 구성과 동작에 대해서 기술한다. 고속중형 컴퓨터는 최대 10개의 프로세서를 확장할 수 있는 밀접한 다중 프로세서 시스템이며, HiPi+Bus를 기반으로 하는 공유 메모리 구조를 가지고 있다. EPLD를 사용한 주처리 장치는 Pentium, 캐쉬 제어기, 캐쉬 메모리, 사이클 제어기, 데이타 제어기, 스누프 제어기, 이중 태그 메모리, 다중 프로세서 인터럽트 제어기, 로컬 메모리, HiPi+Bus 인터페이스를 포함하고 있다.

목차

요약

1. 서론

2. PMPU의 구성 및 동작

3. 보드시뮬레이션과 구현

4. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017899011