개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 한국정보과학회 학술발표논문집 한국정보과학회 1986년도 가을 학술발표논문집 제13권 제2호(하)
- 발행연도
- 1986.10
- 수록면
- 800 - 807 (8page)
이용수
초록· 키워드
오류제보하기
In this paper we propose the logic programming language, PROLOG, as a hardware description language and deals with its application to the verification of the conventional logic circuits. This paper also presents a new modelling techniques for modular representation of logic circuits. Each circuit module is treated as predicate in PROLOG system. An advantage of our approach is that it is programmed based on the modular design concept and can be executed faster on personal computers. Another advantage is that simulation and verification of given logic circuits is performed without any modification of its structure. Several techniques for designing and testing of logic circuits are proposed and programmed to show its effectiveness.
목차
ABSTRACT
Ⅰ. INTRODUCTION
Ⅱ. MODELING CAPABILITY AND VARIABLE BINDING
Ⅲ. EXPRESSIONS FOR LOGICAL RELATIONS
Ⅳ. HIERARCHICAL DESCRIPTION OF LOGIC CIRCUITS
Ⅴ. PATTERN MATCHING AND BACKTRACKING MECHANISM FOR VERIFICATION AND SIMULATION
Ⅵ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Prolog 에 의한 논리회로 Description Techniques ( Techniques of Logic-Circuit Description using Prolog )
대한전자공학회 학술대회
1985 .01
-
Development of RSFQ Logic Circuits and Delay Time Considerations in Circuit Design
한국초전도학회 High Temperature Superconductivity
2007 .01
-
Design of a Fine-Grain Reconfigurable VLSI Based on Logic-In-Control Architecture
대한전자공학회 ISOCC
2009 .11
-
A Logic Verification ＆ Synthesis System ( I ) ( A Logic Verification and Synthesis System ( 1 ) )
대한전자공학회 학술대회
1985 .01
-
Logic Simulation
대한전자공학회 단기강좌
1983 .01
-
DEVELOPMENT OF GENERAL DIAGNOSTIC REASONING SYSTEM AND ITS APPLICATION TO LOGIC CIRCUITS
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1989 .01
-
Prolog를 이용한 논리회로 합성
대한전기학회 학술대회 논문집
1985 .07
-
Prolog 를 이용한 논리회로의 기능적 시뮬레이션
대한전기학회 학술대회 논문집
1987 .07
-
Prolog를 이용한 논리회로의 기능적 시뮬레이션 ( Functional Simulation of Logic Circuits by Prolog )
대한전자공학회 학술대회
1987 .07
-
AC 전동기 드라이버의 고성능 제어를 위한 디지털 로직 회로의 원칩 설계
대한전기학회 학술대회 논문집
2009 .11
-
Design of a Logic Circuit Simulator Based on State Transition Graphs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
다이렉트사이클릭그래프에 기초한 디지털논리시스템 설계
한국인터넷방송통신학회 논문지
2009 .01
-
Digital Logic Testing - Structured Design-for-Test Methodologies for More Testable Digital Logic Circuits
대한전자공학회 기타 간행물
1992 .01
-
Fault Detection of Logic Circuit by Use of M-Sequence Correlation Method
제어로봇시스템학회 국내학술대회 논문집
1993 .10
-
Prolog에 의한 순서논리회로의 시뮬레이션 ( Sequential Logic Circuits Simulation by Prolog )
대한전자공학회 학술대회
1986 .01
-
Prolog에 의한 순서논리회로의 시뮬레이션
대한전자공학회 학술대회
1986 .06
-
A New Basic Element for Neural Logic Functions and Capability in Circuit Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2002 .03
-
A Logic Verification of Hardware-Software Co-design to Develop a SoC Device
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
An Efficient Partitioning Algorithm for Logic Circuits
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017909856