메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
곱셈연산과 modulo연산으로 구성된 Lehmer random number generator를 구현하는 효율적인 하드웨어를 설계하였다. 곱셈연산과 modulo연산을 덧셈 연산과 뺄셈 연산으로 줄이고, 이 연산에 내포된 carry의 전파지연을 최소화함으로써 설계를 최적화 하였다. 제작된 random number generator는 다양한 응용에 사용될 수 있도록 31 bit 크기 내에서 원하는 크기의 random number를 발생할 수 있도록 설계하였다. 구현된 하드웨어는 Pentium 120MHz 에서의 소프트웨어 구현에 비하여 34.2 배의 속도향상을 보였고, 이미 발표된 하드웨어 구현에 비하여도 1.6 배의 속도 향상을 보였다.

목차

요약

1. 서론

2. 설계

3. 실험 결과

4. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017923310