메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
계층구조의 다중 프로세서를 위한 상호연결 망으로 mesh, hypercube, 링 구조의 망, 다단계버스 상호연결 망등 많은 연구가 되어왔다. 그중 상대적으로 결함포용도가 높고, 비용과 성능면에서 우수한 구조가 버스를 기반으로 한 상호연결 망이다. 이 논문에서는 다단계버스 상호연결 망을 가진 계층적 다중프로세서 시스템의 성능분석을 기존의 방법과는 다른 방법을 이용하여 분석하는 것을 제시하였다. 성능분석을 접근확률을 기반으로 하여 프로세서의 블록킹확률을 이용하여 “효과적인 메모리 대역폭”을 구하여 분석하는 모델을 제시하였다.

목차

요약

1. 서론

2. 문제 규명과 모델의 분석

3. 프로세서의 블록킹 확률

4. 효과적인 메모리 대역폭

5. 결론

참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017974382