메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 3개의 논리 상태와 6개의 논리값을 사용한 게이트 및 신호선 모델링 방법을 제안한다. 그리고 기존 시뮬레이터로서 시뮬레이션이 어려운 부분회로를 Prolog의 특징을 이용하여 시뮬레이션하기 위한 부분회로 시뮬레이션 방법을 제안한다. 즉, 진리표 또는 특성표로서 나타낼 수 있는 논리회로는 대상회로에 대한 입출력 진리표를 시뮬레이터에 입력시켜 주므로써 시뮬레이션을 수행하는 방법이다. 또한, 시뮬레이션 알고리즘은 스케쥴러(Scheduler)을 이용한 Event Scheduling 방법을 사용한다.
게이트 레벨 시뮬레이션을 수행하기 위하여 본 논문에서는 제안한 게이트, 신호선 모델링 방법과 부분회로 시뮬레이션 방법 및 시뮬레이션 알고리즘은 VAX 11/750의 UNIX O. S. 에서 CProlog를 사용하여 실현한다.

목차

요약

Ⅰ. 서론

Ⅱ. 논리 상태와 논리값

Ⅲ. 모델링과 지연

Ⅳ. 부분회로 시뮬레이션

Ⅴ. 회로 및 파형의 기술

Ⅵ. 시뮬레이션 알고리즘

Ⅶ. 시뮬레이션 예제

Ⅷ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018005466