지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 기존의 움직임추정 방식
Ⅲ. 인접블록의 움직임벡터를 이용한 고속 움직임추정 방식
Ⅳ. 실험 및 평가
Ⅴ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
입력 데이터 분할을 이용한 저전력 부스 곱셈기 설계
한국통신학회논문지
2005 .11
저전력 바이패싱 Booth 곱셈기 설계
한국산업정보학회논문지
2013 .10
저오차 고정길이 그룹 CSD 곱셈기 설계
전자공학회논문지-SD
2009 .09
LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현
한국정보기술학회논문지
2013 .01
기약인 all-one 다항식에 의해 정의된 GF(2m)에서의 효율적인 비트-병렬 곱셈기
전자공학회논문지-TC
2006 .07
고정길이 그룹 CSD 곱셈기 설계 및 FFT 응용
대한전자공학회 학술대회
2009 .05
전자회로의 입력신호 제어용 곱셈연산기 개발
한국항행학회논문지
2018 .01
xm+xⁿ+1(n≤m/2)의 기약 다항식을 가지는 GF(2m)에서의 Hybrid 곱셈기 구현
한국통신학회 학술대회논문집
2004 .07
전류모드 CMOS 다치 논리회로를 이용한 32×32-Bit Modified Booth 곱셈기 설계
전자공학회논문지-SD
2003 .12
GF(2m)상의 몽고메리 AB² 곱셈의 효율적인 구조
한국정보기술학회논문지
2012 .02
다항식기저를 이용한 GF(2m) 상의 디지트병렬/비트직렬 곱셈기
한국통신학회논문지
2008 .11
Modified Booth 곱셈기를 위한 고성능 파이프라인 구조
전자공학회논문지-SD
2009 .12
32비트 3단 파이프라인을 가진 RISC 프로세서에 최적화된 Multiplier 구조에 관한 연구
전자공학회논문지-SD
2004 .11
최적 정규 기저 타입 I을 이용한 GF(2m)상의 효율적인 비트-시라얼 곱셈기
한국멀티미디어학회 학술발표논문집
2008 .11
신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )
대한전자공학회 학술대회
1989 .07
유한 필드 GF(2^m)상의 시스톨릭 곱셈기 / 제곱기 설계
정보과학회논문지 : 시스템 및 이론
2001 .06
저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )
전자공학회논문지-SD
2000 .09
기약 All One Polynomial을 이용한 유한체 GF(2^m)상의 시스톨릭 곱셈기 설계
한국통신학회논문지
2004 .08
유한체 GF(2m)상의 비트-병렬 곱셈기의 설계
한국정보통신학회논문지
2008 .07
유한체 상에서의 효과적인 직렬 곱셈기의 설계
한국통신학회논문지
2002 .11
0