지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.3
- 수록면
- 35 - 42 (8page)
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 나눗셈 연산의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 m을 가지는 GF(2<SUP>m</SUP>)상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 나눗셈기를 제안한다. 제안된 유한체 나눗셈기는 유클리드 알고리즘과 표준기저 방식을 사용하였다. 수학적 정리를 통한 효율적인 알고리즘과 Radix-4에 맞는 새로운 카운터 구조를 제안하였고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 및 직렬 나눗셈기, Digit-serial 시스톨릭 나눗셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 GF(2¹?³)에서 동작하는 유한체 나눗셈기를 설계하였으며, 동부아남 0.18㎛ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400㎒이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 배경이론
Ⅲ. 제안된 Radix-4 시스톨릭 유한체 나눗셈기
Ⅳ. 결과 및 성능분석
Ⅴ. 결론
감사의 글
참고문헌
저자소개
참고문헌 (7)
참고문헌 신청
1. [학술지(정기간행물)] - / 2000 / Standard Specifications for Public key Cryptography
2. [학술지(정기간행물)] - / 1997 / VLSI architectures for computing exponentiations, multiplicative inverses, and divisions 44 : 847 ~ 855
3. [학술지(정기간행물)] - / 1997 / Bit-Serial Systolic Array Implementation of Euclid's Algorithm for Inversion and Division : 113 ~ 117
4. [학술지(정기간행물)] - / 1998 / Hardware-efficient systolic architecture for inversion and division 145 (4) : 272 ~ 178
5. [학술지(정기간행물)] - / 1998 / Novel digit-serial systolic array implementation of Euclid's algorithm for division 2 : 478 ~ 481
2. [학술지(정기간행물)] - / 1997 / VLSI architectures for computing exponentiations, multiplicative inverses, and divisions 44 : 847 ~ 855
3. [학술지(정기간행물)] - / 1997 / Bit-Serial Systolic Array Implementation of Euclid's Algorithm for Inversion and Division : 113 ~ 117
4. [학술지(정기간행물)] - / 1998 / Hardware-efficient systolic architecture for inversion and division 145 (4) : 272 ~ 178
5. [학술지(정기간행물)] - / 1998 / Novel digit-serial systolic array implementation of Euclid's algorithm for division 2 : 478 ~ 481
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
확장성에 유리한 병렬 알고리즘 방식에 기반한 GF(2m) 나눗셈기의 VLSI 설계
한국정보통신학회논문지
2005 .06
-
개선된 GF(2m) 나눗셈기의 VLSI 설계
한국통신학회 학술대회논문집
2001 .07
-
타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 나눗셈기 설계
대한전자공학회 학술대회
2006 .11
-
타원곡선 암호시스템을 위한 GF(2^m)상의 비트-시리얼 나눗셈기 설계
한국통신학회논문지
2002 .12
-
개선된 유한체 나눗셈 연산기의 하드웨어 설계
대한전자공학회 학술대회
2009 .07
-
새로운 유한체 나눗셈 알고리즘
대한전자공학회 학술대회
2003 .07
-
타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기 설계
전자공학회논문지-SD
2006 .03
-
움직임 추정을 위한 시스톨릭 어레이를 사용한 효율적인 VLSI 구조 ( An Efficient VLSI Architecture With Systolic Arrays for Motion Estimation Algorithm )
대한전자공학회 학술대회
1996 .01
-
Taylor 전개식을 이용한 나눗셈 연산기의 VLSI 설계
대한전자공학회 학술대회
1997 .11
-
Taylor 전개식을 이용한 나눗셈 연산기의 VLSI 설계 ( VLSI Design of a Divider Using Taylor-Series )
대한전자공학회 학술대회
1997 .11
-
Taylor 전개식을 이용한 나눗셈 연산기의 VLSI 설계 ( VLSI Design of a Divider Using Taylor-series Expansion )
한국통신학회논문지
2001 .01
-
유한 필드 GF(2m)상에서의 병렬형 나눗셈기 설계
한국통신학회 학술대회 및 강연회
2002 .04
-
높은 자릿수를 이용한 고속 나눗셈 연산기의 최적화 연구 및 변환 요소 전처리를 위한 설계
한국정보과학회 학술발표논문집
1998 .10
-
높은 자릿수 나눗셈 연산기에서의 영역변환상수를 위한 검색테이블 설계 및 구현
한국정보과학회 학술발표논문집
1999 .10
-
개선된 확장 유클리드 알고리듬을 이용한 유한체 나눗셈 연산기의 하드웨어 설계
한국정보과학회 학술발표논문집
2005 .11
-
작은 룩업테이블을 가지는 새로운 파이프라인 나눗셈기
전자공학회논문지-SD
2003 .09
-
유한 필드 GF(2m)상에서의 직렬형 나눗셈기 설계
한국통신학회 학술대회 및 강연회
2002 .04
-
신경 회로망을 이용한 나눗셈기 설계 ( Design of divider using neural network )
대한전자공학회 학술대회
1989 .07
-
내장형 프로세서를 위한 IEEE-754 고성능 부동소수점 나눗셈기의 설계
전자공학회논문지-SD
2002 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016556644