지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
1. 서론
2. 프리만 모델
3. 0.35㎛ CMOS 공정을 이용한 기본 신경 셀 설계
4. 결과 고찰
감사의 글
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
프리만 신경망 모델을 위한 기본 셀의 CMOS 회로설계
대한전자공학회 학술대회
2003 .11
광역 트랜스 콘덕터를 이용한 새로운 프리만 신경셀의 집적회로 설계
전자공학회논문지-IE
2004 .12
새로운 200 ㎒ CMOS 선행 트랜스컨덕터의 설계
대한전자공학회 학술대회
1999 .06
선형 트랜스컨덕터를 이용한 20 ㎒ CMOS 연속시간 저역-통과 여파기의 설계
대한전자공학회 학술대회
1999 .06
새로운 진동성 신경 셀의 아날로그 집적회로 설계
한국지능시스템학회 학술발표 논문집
2006 .11
CMOS 선형 가변 트랜스컨덕터 ( A CMOS Linear Tunable Transconductor )
전자공학회논문지-C
1998 .11
CMOS공정을 이용한 Inner Hair Cell의 모델링에 적합한 면적 효율적인 저역 통과필터의 설계
대한전기학회 학술대회 논문집
2001 .07
Design of CMOS Based Adaptive Threshold I&F neuron for Neural Sensing Application
대한전자공학회 학술대회
2018 .06
1.2μm CMOS 공정을 이용한 매크로 셀의 설계 ( A Design of Macro Cell Using 1.2μm CMOS Process )
대한전자공학회 학술대회
1989 .11
0.18 ㎛ CMOS 공정을 이용한 실리콘 뉴런 회로 설계
한국지능시스템학회 학술발표 논문집
2014 .04
연산기능을 갖는 새로운 진동성 신경회로의 하드웨어 구현
한국지능시스템학회 논문지
2006 .02
튜닝 회로를 장착한 3.0 V CMOS 연속 시간 저역 통과 필터의 설계 ( A 3.0 V CMOS Continuous Time Low-pass Filter with On-chip Tuning Circuit )
대한전자공학회 학술대회
1996 .01
튜닝 회로를 장착한 3.0 V CMOS 연속 시간 저역 통과 필터의 설계
대한전자공학회 학술대회
1996 .05
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
완전 자체 검증 CMOS 회로 설계 ( Design of a Totally Self-Checking CMOS Circuit )
대한전자공학회 학술대회
1994 .11
완전 자체 검증 CMOS 회로 설계
대한전자공학회 학술대회
1994 .11
CMOS를 이용한 연산증폭기의 회로 해석 및 설계 ( A Study on the Analysis and Design of Operation Application by Using CMOS )
대한전자공학회 학술대회
1987 .07
고속, 고해상도 CMOS 샘플 앤 홀드 회로
대한전자공학회 학술대회
2004 .06
0