메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
494 - 497 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
반도체 공정이 급격하게 발달하면서 공정 기술이 점점 미세해지고 있다. 이러한 미세한 공정은 반도체 설계 배치에서 다양한 문제점 들이 발생하고 있다. 특히 플로우플랜(floorplan)에서 interconnection 변화는 타이밍에 커다란 영향을 미친다. 본 논문에서는 블록 플로우플랜 단계에서 효과적으로 interconnection에 따른 타이밍 변화를 감지하여 효과적으로 반영하는 event driven incremental static timing analyzer를 제안한다. 우리가 개발한 타이머를 상용 플로우플랜 툴인 (주)Entasys사의 Pillar-DP의 타이밍 분석기로 결합하여 현재 사용되어지는 디자인에서 테스트 하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 관련 연구
Ⅱ. Incremental Static Timing Analyzer
Ⅲ. 실험
Ⅳ. 결론
ACKNOWLEDGEMENT
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018591854