지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2009
- 발행연도
- 2009.7
- 수록면
- 614 - 617 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, a semaphore authority management (SAM) controller which minimizes semaphore latency of dual-port SDRAM (DPSDRAM) is proposed. A shared bank in the DPSDRAM includes a semaphore which prevents access conflict between two ports. However, the latency caused by the semaphore reduces the speed of data communication between two processors. The SAM algorithm is used to minimize the latency. A register, which is synchronized with the semaphore register in the shared bank, is designed in the SAM controller for preventing the latency of reading semaphore register. The methods of semaphore authority prefetching and automatic semaphore release are added in the SAM controller for reducing the additional latency caused by the semaphore. The results of experiments using DPSDRAM with SAM controllers at 66Mhz show that data transfer rate between two processors is enhanced by 60% compared with the conventional controllers.
목차
Abstract
1. Introduction
2. Proposed Algorithm
3. Simulation result
4. Conclusion
ACKNOWLEDGMENT
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
듀얼-포트 SDRAM 성능 최적화를 위한 새로운 컨트롤러
대한전자공학회 학술대회
2009 .05
-
Dual-Port SDRAM Optimization with Semaphore Authority Management Controller
[ETRI] ETRI Journal
2010 .02
-
An Efficient Semaphore Implementation Scheme for an Event
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
A Distributed Processes Communication Control Mechanism Based on Monitor Concepts Implemented Through Simulation Using Semaphore )
한국통신학회논문지
1991 .04
-
Semaphore Cache-A Hardware Support For Spin-Lock Synchronization
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
실시간 운영체제에서 Recursive Semaphore 설계 및 구현
한국정보과학회 학술발표논문집
2005 .11
-
우선순위 역전을 해결하기 위한 세마포어의 구현
한국정보과학회 학술발표논문집
2003 .04
-
I / O Port Sharing을 하기 위한 Controller 개발에 관한 연구 ( A Study on the Development of the Controller to Share the Computer I / O Ports )
대한전자공학회 학술대회
1986 .01
-
I/O Port Sharing을 하기 위한 Controller 개발에 관한 연구
대한전자공학회 학술대회
1986 .12
-
모바일 내장형 시스템을 위한 듀얼-포트SDRAM의 성능 평가 및 최적화
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2008 .07
-
SAM용 Shift Register 설계
한국통신학회 학술대회논문집
1992 .11
-
SAM용 Shift Register 설계 ( The Design of Shift Register for SAM )
한국통신학회 학술대회논문집
1992 .01
-
Dual-port SDRAM Architecture for Low-power Communication of Internet-of-things Devices
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
HDL을 이용한 SDRAM Controller의 설계
대한전자공학회 학술대회
1999 .06
-
SoC 설계용 고성능 SDRAM Controller 설계
대한전자공학회 학술대회
2003 .07
-
Construction of Integrated Simulator for Developing Head/Eye Tracking System
제어로봇시스템학회 국제학술대회 논문집
2008 .10
-
5G 모바일 컨버전스 광액세스망을 위한 SDN 기반 실시간 Latency 측정 및 관리 방안
한국통신학회논문지
2020 .02
-
Controller Area Network의 메시지 지연시간 계산 및 성능 분석
대한전기학회 학술대회 논문집
1997 .11
-
Optimized Model Predictive Control ofCommercial BTX Plant using Profit® Controller
제어로봇시스템학회 국제학술대회 논문집
2006 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004021257