CPPSIM을 이용한 동작 레벨에서의 회로 설계 및 검증

한진섭

한국정보통신학회논문지

2008 .05

CPPSIM을 이용한 All-Digital Clock and Data Recovery의 구현 및 Simulation을 통한 고찰

박지환 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

디지털 신호처리 기술을 이용한 PLL에 관한 연구 ( A Study on PLL by Using DSP Techniques )

오동진 ,  조권도 ,  부수일 외 1명

대한전자공학회 학술대회

1992 .01

초 광대역용 PLL 설계에 관한 연구

이용우 ,  이일규 ,  오승엽

한국인터넷방송통신학회 논문지

2010 .01

가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교

이용석 ,  지준근

대한전기학회 학술대회 논문집

2006 .10

PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )

유태환 ,  박문수

대한전자공학회 학술대회

1996 .11

PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로

유태환 ,  박문수

대한전자공학회 학술대회

1996 .11

Benchmarking of Small-signal Dynamics of single-phase PLLs

Chong Zhang ,  Xiongfei Wang ,  F 외 3명

ICPE(ISPE)논문집

2015 .06

실시간 시뮬레이션 시스템을 이용한 PLL 설계

김태훈 ,  박태식

Proceedings of KIIT Conference

2018 .06

무정전전원장치에 적합한 주파수 제한기와 안티 와인드업을 가지는 새로운 3상 전원각 정보 추출 방식

지준근

한국산학기술학회 논문지

2006 .12

주파수 합성기를 위한 PLL 설계

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .07

주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )

김송욱 ,  김민호 ,  정정화

한국통신학회 학술대회논문집

1998 .01

Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링

김수호 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

고주파 PLL을 위한 10~40㎓ 2분주기의 연구

이종석 ,  문용

대한전자공학회 학술대회

2012 .06

Double-PLL을 이용한 홀 센서 기반 PMSM 제어의 위치 추정 성능 개선

이송철 ,  정영석

전력전자학회논문지

2017 .06

900㎒ PLL 모듈의 설계 및 위상잡음 개선의 연구

오인열 ,  김형석 ,  박종화 외 1명

한국통신학회 학술대회논문집

2001 .07

무정전전원장치에 적합한 새로운 전원각 정보 추출 기술

지준근

한국산학기술학회 학술대회논문집

2004 .06

A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions

Reyyan AhmadKhan ,  Muhammad Noman Ash ,  af 외 1명

전력전자학회 학술대회 논문집

2017 .11

초 광대역에 적용 가능한 저위상 잡음 PLL 설계에 관한 연구

심용섭 ,  이일규 ,  이용우 외 1명

한국위성정보통신학회논문지

2010 .01

PLL 속도제어 시스템에서 LEAD 보상기 설계에 관한 연구

서인용 ,  박한용 ,  황영문

대한전기학회 학술대회 논문집

1988 .11