지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.7
- 수록면
- 137 - 141 (5page)
이용수
초록· 키워드
오류제보하기
This paper presents an analytic performance model of a superscalar digital signal processor based on the relation of the window size and the instruction issue width, branch mispredictions, instruction cache misses and data cache misses. We describe our design and evaluate it with the UTDSP benchmarks. As a result, our performance model achieves the mean error which is less than 5 %.
목차
Abstract
1. Introduction
2. The Relation between the Window Size and the Instruction Issue Width
3. The Analytic Performance Model
4. The Simulation Environment
5. The Simulation Results
6. Concluding Remarks
7. References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
The System Performance Analysis of Out-of-Order Superscalar Processors Using Analytical Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
The Effect of Compiler`s Optimization on the Performance of Superscalar Processor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
멀티코어 비순차 수퍼스칼라 프로세서의 성능 연구
전기학회논문지
2012 .10
-
最近의 Digital Signal Processor에 대한 考察
전기의세계
1984 .09
-
An Efficient 2-D Digital Signal Processor
Asia-Pacific Conference on Communications
1993 .01
-
Digital Signal Processor와 개발시스템의 설계 및 구현 ( Design and Implementation of Digital Signal Processor and Development System )
전자공학회논문지
1986 .11
-
The Effect of Instruction Window on the Performance of a Superscalar
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
독립시행의 정리를 이용하는 수퍼스칼라 프로세서의 다중 분기 예측 성능 모델
대한전자공학회 학술대회
1999 .06
-
Design of a High-performance 24-Bit Digital Signal Processor
KITE JOURNAL OF ELECTRONICS ENGINEERING
1996 .01
-
Code Generation Problem for Digital Signal processors
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1988 .01
-
수퍼스칼라 마이크로프로세서용 시퀀서 설계
대한전자공학회 학술대회
1994 .11
-
Vector Signal Processor 와 Digital Filter Processor 의 응용
대한전자공학회 단기강좌
1987 .01
-
4-way 수퍼 스칼라 디지털 시그널 프로세서 코어 설계 ( On Designing 4-way Superscalar Digital Signal Processor Core )
한국통신학회논문지
1998 .06
-
수퍼스칼라 프로세서의 설계및 성능 평가
대한전자공학회 학술대회
1994 .11
-
수퍼스칼라 프로세서의 설계 및 성능 평가 ( On Design and analysis of Superscalar Processor Architecture )
대한전자공학회 학술대회
1994 .11
-
Recovery Scheme to Reduce Latency of Miss-Prediction for Superscalar Processor using L1 Recovery Cache
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
ARMv7 Core를 위한 3-way SuperScalar Decoder 설계
대한전기학회 학술대회 논문집
2008 .10
-
Digital Control of Active Magnetic Bearing Using Digital Signal Processor
대한전자공학회 학술대회
1989 .01
-
Digital Control of Active Magnetic Bearing Using Digital Signal Processor
제어로봇시스템학회 국내학술대회 논문집
1989 .10
-
DSP(Digital Signal Processor)의 개념(상)
전기공업
2000 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-004-004249480