지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
This paper present a hardware implementation of Reed-Solomon with Golay codes on FPGA. The use of Golay codes reduces the memory requirement drastically. Especially, to design the syndrome table for Golay code decoding this paper suggests a new strategy which can reduce memory. Conventionally, concatenated codes like Reed-Solomon and convolution code are treated as standard channel coding in many areas, however many real time applications text transmission, do not warrant such performance. As compared with concatenated Reed-Solomon and convolution code the performance of Golay codes is not high; however the ease of decoding and reduced memory requirement makes it an attractive choice for such applications. The presented algorithm of decoding was initially tested in MATLAB environment. Thereafter the implementation on FPGA was carried out. The implementation focus was on reducing the memory requirement. The system is then analysis on the grounds of code rate, decoding time and error probability. The implementation of Reed-Solomon codes with Golay codes, is thus a less complex, small sized, memory efficient alternative to concatenated codes like Reed-Solomon and convolution code for real time application of audio and image where the decoder size should be small.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. REED-SOLOMON CODE AND GOLAY CODE
Ⅲ. VERIFICATION IN SIMULINK OF MATLAB
Ⅳ. DESIGN OF REED-SOLOMON CODE WITH GOLAY CODE
Ⅴ. CONCLUSION
ACKNOWLEDGEMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Hardware design of interleaved-RS-Golay codes for small wireless system
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Hardware Design of Interleaved Extended Golay Code with Reduced Memory
대한전자공학회 학술대회
2007 .05
-
A Decoding Method on Reed-Solomon Codes by Division Algorithm
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1990 .01
-
Reed-Solomon부호의 복호에 관한 연구 ( A Study on the Decoding of Reed-solomon Codes )
대한전자공학회 학술대회
1985 .01
-
Performance Analysis and Comparison of Hermitian Codes and Reed-Solomon Codes
한국통신학회 학술대회논문집
1998 .01
-
On the Performance of Trellis Decoding for Reed Solomon Codes
한국통신학회 학술대회논문집
1996 .01
-
고신뢰 센서 네트워크 형성을 위한 저전력 Reed-Solomon code 파라미터에 관한 연구
대한전자공학회 학술대회
2005 .12
-
PERFORMANCE OF A REED-SOLOMON CODED SPREAD-SPECTRUM NETWORK
대한전자공학회 학술대회
1987 .11
-
영상정보 전송을 위한 부호기의 FPGA 구현
한국정보기술학회논문지
2009 .12
-
Golay 부호의 최적복호 기법 및 성능 분석
Proceedings of KIIT Conference
2015 .06
-
Project-25 시스템에서의 Golay 부호의 복호 성능 분석
한국통신학회 학술대회논문집
2013 .11
-
Reed-Solomon Product Code의 에러 정정 능력 평가 방법
대한전기학회 학술대회 논문집
2001 .07
-
정규기저를 이용한 Reed-Solomon 부호의 직접복호법 ( The Direct Decoding Method of Reed-Solomon Codes Based on Normal Basis )
대한전자공학회 학술대회
1997 .01
-
( n , t ) Reed-Solomon 부호의 오류 정정 ( ( n , t ) Reed-Solomon Codes for Multiple-Error-Correction )
대한전자공학회 학술대회
1984 .01
-
Reed-Solomon符號의 復號에 關한 硏究
대한전자공학회 학술대회
1985 .06
-
직접 복호법을 이용한 Reed-Solomon 부호가 복호기 설계에 관한 연구 ( A Study on the Decoder Design of Reed-Solomon Codes Using the Direct Decoding Method )
한국통신학회 학술대회논문집
1990 .01
-
A PARALLEL SYSTOLIC ARCHITECTURE OF REED-SOLOMON CODES
ICVC : International Conference on VLSI and CAD
1995 .01
-
제산방법에 의한 Reed-Solomon부호의 개선된 복호알고리듬 ( Improved Decoding Algorithm on Reed-Solomon Codes using Division Method )
전자공학회논문지-A
1993 .11
-
Reed-Solomon 부호의 오류위치 탐지법
대한전자공학회 학술대회
1997 .06
-
Reed-Solomon 부호의 오류위치 탐지법 ( On Error Location Search method for Reed-Solomon Codes )
대한전자공학회 학술대회
1997 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000993945