메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이동훈 (부산대학교) 류창원 (부산대학교) 남원석 (부산대학교) 박주성 (부산대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
223 - 226 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 16-비트 고정 소수점 파이프라인 DSP 설계 및 구현을 다루고 있다. 제안된 DSP는 211개의 명령어와 6단 파이프라인을 갖추고 있으며, MAU, 40-비트 베럴 쉬프터, 40-비트 누산기 및 내부램 등의 기능 블록을 포함하고 있다. RTL code는 verilog HDL을 사용하였으며 69,860 게이트 규모를 가진다. 시뮬레이션 검증은 상용 시뮬레이터의 결과를 비교하며 수행하였으며, 개별 명령어 및 MP3 decoder, ADPCM vocoder 알고리즘을 통하여 호환성을 검증하였다. 또한 0.25um CMOS 공정으로 칩을 제작하여 PCB를 제작하여 l06MHz 클럭 하에 검증하여 정상적으로 동작됨을 확인하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994260