지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2006 Proceedings volume 3
- 발행연도
- 2006.7
- 수록면
- 681 - 684 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
ABSTRACT
1. INTRODUCTION
2. DEVICE DESCRIPTION
3. RESULTS AND DISCUSSION
CONCLUSION
ACKNOWLEDGEMENTS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
낮은 트리거 전압과 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2009 .11
-
기판 바이어싱 기술을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로 설계에 관한 연구
대한전자공학회 학술대회
2010 .11
-
Analysis of SCR Based ESD Protection Device with Optimized Low Trigger Voltage for Low Trigger Voltage Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
A Low-Voltage-Triggering-Dual-directional SCR Device for ESD Protection
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
높은 홀딩 전압과 향상된 감내 특성을 갖는 양방향 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2020 .08
-
ESD Protection Circuits with Low-Voltage Triggered SCR for RF Applications
대한전자공학회 학술대회
2008 .06
-
나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
대한전자공학회 학술대회
2009 .11
-
새로운 구조의 ESD 보호소자를 내장한 고속-저 전압 LVDS 드라이버 설계에 관한 연구
전기전자학회논문지
2006 .12
-
SCR-based ESD protection circuit with low trigger voltage and high robustness
대한전자공학회 학술대회
2017 .01
-
게이트-기판 바이어싱 기술을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로
대한전자공학회 학술대회
2008 .11
-
Stack 기술을 이용한 양방향 ESD 방전 경로를 갖는 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .06
-
Design and Fabrication of ESD(Electro Static Discharge) Protection Circuits with Low Triggering Voltage
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
전기전자학회논문지
2013 .09
-
Gate-Substrate Triggered NMOS (GSTNMOS) with Low Trigger Voltage in the temperature range of 300 K -500 K
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
새로운 구조의 Zener Triggered SCR ESD 보호회로에 대한 연구
대한전자공학회 학술대회
2006 .06
-
트리거링 전류를 이용한 낮은 트리거 전압을 갖는 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2018 .06
-
높은 홀딩 전압을 갖는 SCR 기반 새로운 구조의 ESD 보호 소자
대한전자공학회 학술대회
2008 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001033686