지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2003
- 발행연도
- 2003.7
- 수록면
- 569 - 572 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
1. Introduction
2. Previous Survivor Path Architecture
3. Storage Reduction in Survivor Path Architecture
4. Pipelined Forward Trace Architecture
5. Experimental Results
6. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Viterbi Decoder with Efficient Memory Management
[ETRI] ETRI Journal
2004 .02
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
메모리 최적화를 위한 Viterbi 디코더의 설계 ( A Design of Viterbi decoder for memory optimization )
대한전자공학회 학술대회
1998 .07
-
메모리 최적화를 위한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1998 .06
-
고속 Viterbi 복호기를 위한 메모리 관리 ( Memory Management in High-Speed Viterbi Decoders )
전자공학회논문지-C
1998 .07
-
메모리 오류에 따른 Viterbi Decoder의 정정능력 분석
대한전자공학회 학술대회
2008 .11
-
Viterbi 디코더 설계 및 성능 분석
한국통신학회 학술대회논문집
1993 .07
-
An Area Reduced Radix-4 Viterbi Decoder Design
대한전자공학회 ISOCC
2004 .10
-
Design of A Viterbi Decoder with Sequence-Processing Capability
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
비터비 복호기를 위한 생존 경로 저장 메모리 구조
한국통신학회 학술대회논문집
2002 .07
-
Soft-decison Viterbi Decoder의 설계 및 구현
대한전자공학회 학술대회
2003 .11
-
Viterbi Decoders and Turbo Codes
한국통신학회 단기강좌
1998 .01
-
HIGH PERFORMANCE VITERBI DECODER WITH A SCALABLE STRUCTURE
대한전자공학회 ISOCC
2004 .10
-
구속장 길이에 따른 Viterbi Decoder의 내부 메모리 오류에 대한 정정능력 평가
대한전기학회 학술대회 논문집
2008 .07
-
구속장 길이에 따른 Viterbi Decoder의 내부 메모리 오류에 대한 정정능력 평가
대한전기학회 학술대회 논문집
2008 .07
-
실시간 처리가 가능한 구조로 구현한 Viterbi 디코더의 설계 ( Design of A Viterbi Decoder for Real-Time Processing Capability )
대한전자공학회 학술대회
1997 .07
-
실시간 처리가 가능한 구조로 구현한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1997 .06
-
Design of Symbol Metric Table in Viterbi Decoder
대한전자공학회 학술대회
1994 .01
-
완전병렬 Viterbi 복호기의 효율적 칩면적 VLSI 구조 ( An Area-Efficient VLSI Architecture for Fully Parallel Viterbi Decoder )
한국통신학회 학술대회논문집
1994 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001125434