지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2011.11
- 수록면
- 131 - 134 (4page)
이용수
초록· 키워드
오류제보하기
The design techniques of 40-nm CMOS circuits utilizing the reverse short channel effect (RSCE) for ultra-low-voltage (ULV) applications were studied. We proposed methods to deploy RSCE in order to reduce active energy consumption and standby power consumption. Experimental results on 0.3V 64b adders show that the proposed RSCE-aware designs provide a 71% improvement in active energy consumption and a 68% reduction in standby power.
목차
Abstract
1. Introduction
2. Device and circuit characteristics in 40nm process
3. Test chip design
4. RSCE-aware design techniques
5. Overall performance comparison
6. Conclusions
References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
Scaled n-MOSFET 에서 Inverse Narrow Width Effect 와 Vth Variation 과의 관계 및 억제 Layout 방법에 대한 연구
전인호
,
채교석
,
김상윤
외 2명
한국정밀공학회 학술발표대회 논문집
2014
.05
문턱전압이하 영역에서 이중게이트 MOSFET의 스켈링 이론과 단채널효과의 관계
정학기
한국정보통신학회논문지
2012
.07
Gate-Induced-Drain-Leakage (GIDL) Current of MOSFETs with Channel Doping and Width Dependence
Byoungseon Choi
,
Pyungho Choi
,
Byoungdeog Choi
한국진공학회 학술발표회초록집
2012
.02
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001474570