메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2009 Conference
발행연도
2009.11
수록면
295 - 300 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
After a design has been implemented in silicon, it is immensely difficult to debug any functional or silicon related problems. Hence, anything that can be done up-front at the RTL or gate-level to prevent errors will be extremely beneficial. So far, simulation-based dynamic verification has been relied upon heavily to verify the functionality of designs. In this paper, we summarize a number of static verification technologies ? from simple RTL lint to sophisticated formal property verification ?that can complement dynamic verification. These technologies can also help with low power verification and static timing analysis. Most importantly, they can target silicon related problems ? such as clock domain crossing uncertainties, Xstates, and uninitialized registers ? that cannot be verified with dynamic simulation.

목차

Abstract
I. INTRODUCTION
II. STATIC DESIGN ANALYSIS
III. USAGE OF ASSERTIONS
IV. STATIC VERIFICATION TECHNOLOGIES
V. USAGE REQUIREMENTS
VI. RESULTS
VII. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001482832