지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2004.10
- 수록면
- 419 - 422 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
I. NTRODUCTION
II. ARCHITCTURE
III. CIRCUIT DESIGN
IV. EXPERIMENTAL RESULTS
V. CONCLUSION
ACKNOWLEDGEMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
-
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
Analysis of a Data Recovery Circuit with Digital Oversampling Technique
Journal of Electrical Engineering and information Science
1998 .10
-
3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling
대한전자공학회 학술대회
2005 .05
-
3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
Analysis of a Data Recovery Circuit with Digital Oversampling Technique
Journal of Electrical Engineering and Information Science
1998 .10
-
Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation
[ETRI] ETRI Journal
2008 .04
-
A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application
대한전자공학회 ISOCC
2005 .10
-
40 Gb/s 클럭 추출 회로 설계
한국통신학회 학술대회논문집
2002 .11
-
2X-Oversampling 2.5Gbps Clock and Data Recovery with Phase Picking Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Analysis of a Data Recovery System with Digital Oversampling Technique
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
2.5 Gb/s 클럭 및 데이터 복원 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
-
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
고속 PLL을 위한 이중구조 PFD
전자공학회논문지-IE
2002 .03
-
1Gb/s gated-oscillator burst mode CDR for half-rate clock recovery
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2004 .12
-
A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits
[ETRI] ETRI Journal
2008 .04
-
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
-
1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로
대한전자공학회 학술대회
2013 .07
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Spread Spectrum Clock Generator by VCO Current Modulation
Wan-Sik Lim
,
Jin-Ku Kang
대한전자공학회 ISOCC
2007
.10
Asynchronous Wave Pipelined Adder Using Edge-Sensing Completion Detection
Yong-Sung Ahn
,
Jin-Ku Kang
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003
.07
All Digital DLL with Three Phase Tuning Stages
Jin-Ho Choi
,
Jin-Ku Kang
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003
.07
Very Efficient Adiabatic Logic for Low Power Circuit Design
Hee-sup Song
,
Jin-ku Kang
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001761487