지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2012.3
- 수록면
- 8 - 14 (7page)
이용수
초록· 키워드
오류제보하기
이 논문에서는 Radix-4² 알고리즘을 사용한 저면적 FFT 구조를 제안한다. 큰 point의 FFT는 여러 개의 직렬연결 스테이지로 구성되는데, Radix-4² 알고리즘을 사용하면 매 2 스테이지마다 곱셈 종류의 수가 3인 스테이지가 생긴다. 이 사실을 이용하여 곱셈 연산 종류의 수가 3인 스테이지의 구현 면적을 줄이는 구조를 제안하였다. 예를 들면 4096-point FFT는 6개의 스테이지로 구성되는데 Radix-4² 알고리즘을 사용하면 3개의 스테이지가 곱셈연산 종류의 수가 3이다. 이 3개의 스테이지의 곱셈 연산 하드웨어는 CSD(Canonic Signed Digit) 계수 방식과 CSS(Common Sub-expression Sharing) 기술을 사용하여 구현면적을 감소시킬 수 있었다. 제안된 방식을 사용하여 256-point FFT 구조를 설계하여 Verilog-HDL 코딩하였다. 또한 tsmc 0.18μm CMOS 라이브러리를 사용하여 합성하여 구현한 결과 1.971??의 cell area를 얻었다. 이와 같은 합성 결과는 기존 구조와 비교하여 약 23%의 cell area 감소 효과를 보였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Radix-4² 알고리즘의 선택
Ⅲ. 제안된 FFT 구조
Ⅳ. 구현
Ⅴ. 결론
참고문헌
참고문헌 (9)
참고문헌 신청
1. [학술지(정기간행물)] - R. Sarmiento / 1998 / A CORDIC processor for FFT computation and its implementation using gallium arsenide technology / IEEE Trans. on VLSI Systems 6 (1) : 18 ~ 30
2. [학술지(정기간행물)] - M. Bekooij / 2000 / Numerical accuracy of Fast Fourier Transforms with CORDIC arithmetic / Journal of VLSI Signal Processing 25 : 187 ~ 193
3. [학술지(정기간행물)] - S. M Kim / 2003 / Low error Fixed-width CSD Multiplier with Efficient Sign Extension / IEEE Trans. Circuits and Systems-II 50 (12)
4. [학술지(정기간행물)] - R. I. Hartley / 1996 / Sub-expression sharing in filters using canonic signed digit multipliers / IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Processing 43 (10) : 677 ~ 688
5. [학술지(정기간행물)] - 양세정 / 200207 / Low-power CSD linear phase FIR filter structure using vertical common sub-expression / Electronics Letters 38 (15) : 777 ~ 779
2. [학술지(정기간행물)] - M. Bekooij / 2000 / Numerical accuracy of Fast Fourier Transforms with CORDIC arithmetic / Journal of VLSI Signal Processing 25 : 187 ~ 193
3. [학술지(정기간행물)] - S. M Kim / 2003 / Low error Fixed-width CSD Multiplier with Efficient Sign Extension / IEEE Trans. Circuits and Systems-II 50 (12)
4. [학술지(정기간행물)] - R. I. Hartley / 1996 / Sub-expression sharing in filters using canonic signed digit multipliers / IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Processing 43 (10) : 677 ~ 688
5. [학술지(정기간행물)] - 양세정 / 200207 / Low-power CSD linear phase FIR filter structure using vertical common sub-expression / Electronics Letters 38 (15) : 777 ~ 779
이 논문의 저자 정보
이 논문과 함께 이용한 논문
DIT Radix-4 FFT 구현을 위한 저전력 Butterfly 구조
장영범
,
이상우
한국통신학회논문지
2013
.12
효율적인 파이프라인 구조와 스케줄링 기법을 적용한 고속 8-병렬 FFT/IFFT 프로세서
김은지
,
선우명훈
한국통신학회논문지
2011
.03
Cognitive Radio 시스템의 NC-OFDM을 위한 저전력 FFT 설계
장인걸
,
정진균
전자공학회논문지-TC
2011
.06
Rease FFT 처리를 위한 GPU 가속 기법
오세창
,
주영복
,
권요영
외 1명
제어로봇시스템학회 논문지
2014
.01
Ultra-long FFT를 위한 Radix-2 기반 구조
강형주
한국정보통신학회논문지
2013
.09
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001696265