지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2012.8
- 수록면
- 712 - 719 (8page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문은 오디오 신호 처리 시스템의 저속 고해상도 ADC를 위해 설계된 CMOS 단일비트 3차 델타시그마 변조기를 설계하였다. 변조기 내 적분기에 사용되는 연산증폭기의 전력소모를 감소시키기 위해서 연산증폭기내 바이어스 전류원에 차단/동작 기능을 하는 스위치를 장착시켰다. 또한 변조기내 스위치의 위치를 최적화 하여 기존의 스위칭 방식에서 발생하는 주파수 특성 변화를 최소화하였다. 단일 비트 3차 델타시그마 변조기 구조를 선택 하였으며, 제안한 델타 시그마 변조기의 성능측정결과 전원 전압 3.3V, 샘플링 주파수 6.4MHz, 입력주파수 20KHz에서 17.1mW의 전력소모를 나타냈다. SNDR은 84.3dB, 유효비트수는 13.5비트를 나타내었다.
목차
Ⅰ. 서론
Ⅱ. 단일비트 3차 델타 시그마 변조기의 구조
Ⅲ. 단일비트 3차 델타 시그마 변조기의 설계
Ⅳ. 측정결과 및 고찰
Ⅴ. 결론
References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
Op-Amp를 이용한 Analog Four-Quadrant Multiplier/Divider 회로 설계
이명수
,
윤창훈
,
최석우
외 1명
대한전자공학회 학술대회
1993
.11
OP-Amp를 적용한 향상된 부채널 전력분석 방법
김진배
,
지재덕
,
조종원
외 2명
정보보호학회논문지
2015
.06
오프셋과 고주파수를 이용한 연산증폭기의 새로운 테스트 방식
송근호
,
백한석
,
문성룡
외 3명
대한전자공학회 학술대회
2000
.06
디지탈신호에의해 제어되는 슬루율 가면 CMOS 연산증폭기 설계
신종민
,
윤광섭
대한전자공학회 학술대회
1993
.11
신호처리용 집적회로에 사용되는 연산증폭기의 설계 자동화 시스템 ( Automatic Design System of OP AMP for Signal Processing ICS )
김주년
,
손영찬
,
박석홍
외 1명
대한전자공학회 학술대회
1994
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-567-003299246