메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
조정민 김소영 (성균관대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제49권 9호
발행연도
2012.9
수록면
259 - 269 (11page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
전원 전압이 낮아지고, 칩의 동작 속도가 빨라짐에 따라 온-칩 인덕턴스를 포함한 power distribution network (PDN) 분석이 중요해 질 것으로 예측된다. 본 논문에서는 일반적인 온-칩 전력 격자 구조에 적용시킬 수 있는 효과적인 인덕턴스 추출방법에 대해 제안한다. Chip layout에 적용할 수 있는 loop 인덕턴스 모델을 제시하고, 그 모델을 사용하여 post layout RC extraction netlist로 부터 인덕턴스를 포함한 netlist를 추출할 수 있는 tool을 개발하였다. 제안된 loop 인덕턴스 모델과 개발된 tool의 정확성은 회로 simulation을 통해 PEEC 모델과 비교하여 검증하였다. 인덕턴스 추출 방법을 실제 chip layout에 적용시켜 on-chip inductance를 포함한 PDN의 voltage fluctuation을 예측하였다. 패키지와 PCB 모델을 포함한 co-simulation 모델을 구성하여 on-chip inductance의 영향을 분석하였다.
#Layout extraction #inductance #modeling #on-chip power distribution grid #co-simulation

목차

요약
Abstract
Ⅰ. Introduction
Ⅱ. On-chip Inductance Model andExtraction Tool
Ⅲ. Proposed Model Validation andApplications to Chip Layout
Ⅳ. Chip-Package-Board Co-simulation
Ⅴ. Conclusion
참고문헌

참고문헌 (14)

참고문헌 신청
1. [학술지(정기간행물)] - R. Jakushokas / 2011 / Multi-Layer Interdigitated Power Distribution Networks / IEEE Trans. on Very Large Scale Integration (VLSI) Systems 19 (5) google schola 2. [학술지(정기간행물)] - 김소영 / 2011 / Interconnect Scaling에 따른온칩 인터커넥 인덕턴스의 중요성 예측 / 전자공학회논문지 - SD 48 (3) : 25 ~ 33 google schola 3. [단행본] - R. Jakushokas / 2011 / Power Distribution Networks with On-Chip Decoupling Capacitors / Springer-Verlag google schola 4. [학술지(정기간행물)] - A. Muramatsu / 2005 / Effects of On-chip Inductance on PowerDistribution Grid / IEICE Trans. Fundamentals e88-A (12) google schola 5. [학술지(정기간행물)] - K.Gala / 2002 / Inductance Model and Analysis Methodology for High-Speed On-Chip Interconnect / IEEE Trans. on VLSI Systems 10 (6) google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

파티클 필터를 이용한 2 자유도 동역학 시스템의 파라미터 추정
김태영 ,  정길도 전자공학회논문지-SC 2012 .03
Interpolation Method for 3D Stereo Images Transmitted by Frame-Compatible Packing Format
레앙부 ,  원치선 전자공학회논문지-SP 2011 .11
이중 모드 Inductor Loaded 패치 안테나의 방사 특성
곽은혁 ,  윤영민 ,  김부균 전자공학회논문지-TC 2011 .07
멀티 핀/핑거 FinFET 트랜지스터의 열 저항 해석과 모델링
장문용 ,  김소영 전자공학회논문지 2016 .08
미나마타병의 역사와 현재
이타이 야에코 ,  이수정 의료와사회 2016 .07

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-569-001273244