메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
정진영 (삼성전자) 최단비 (한양대학교) 노정진 (한양대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제49권 10호
발행연도
2012.10
수록면
148 - 158 (11page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 센서용 incremental 델타-시그마 아날로그 디지털 변환기를 설계 하였다. 회로는 크게 pre-amplifier, S & H (sample and hold) 회로, MUX와 델타-시그마 모듈레이터, 그리고 데시메이션 필터로 구성 되어 있다. 델타-시그마 모듈레이터는 3차 1-bit 구조이고 0.18 ㎛ CMOS 공정을 사용 하였다. 설계된 회로는 테스트 결과 5 ㎑ 신호 대역에서 signal-to-noise and distortion ratio (SNDR)는 87.8 ㏈ 의 성능을 가지고, differential nonlinearity (DNL)은 ± 0.25 LSB (16-bit 기준), integral nonlinearity (INL)은 ± 0.2 LSB 이다. 델타-시그마 모듈레이터 전체 소비 전력은 941.6 ㎼ 이다. 최종 16-bits 출력을 얻기 위하여 리셋을 인가하는 N cycle을 200 으로 결정하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. Incremental 델타-시그마 ADC 구조 및 특성
Ⅲ. 3차 이산시간 델타-시그마 모듈레이터의 구조 및 회로 구현
Ⅳ. 시뮬레이션 결과 및 측정결과
Ⅴ. 레이아웃
Ⅵ. 결론
참고문헌

참고문헌 (16)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-569-001112331