지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2012.12
- 수록면
- 19 - 24 (6page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
4-2 compressor는 곱셈기의 부분 곱 합 트리(partial product summation tree)의 기본적인 구성 요소이다. 본 논문은 고속 곱셈연산이 가능한 4-2 compressor 회로를 설계하였다. 제안한 회로는 XOR, XNOR와 MUX로 구현하였으며 최대 3개의 XOR 지연시간을 갖는다. 회로구성을 단순화하기 위해, 최적화된 XOR-XNOR를 사용하여 40개의 트랜지스터로 설계되었다. 설계한 회로는 기존 회로와 비교하였을 때 회로 구성에 필요한 트랜지스터 수가 16개 감소하였으며, 전파 지연시간이 33.8% 감소하였으며, 전력소모와 지연시간의 곱 (power-delayproduct : PDP)이 35%가 감소하여 우수한 성능을 보였다. 제안한 회로는 삼성 0.18um CMOS 표준공정을 이용하여 설계하였으며, HSPICE 시뮬레이션을 통하여 타당성을 입증하였다. 설계한 회로는 1.8V 공급전원과 1pF의 부하에서 19.6ns의 지연시간과 46.3uW 전력소모, 0.91pJ의 전력소모와 지연시간의 곱 특성을 보였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존 회로
Ⅲ. 제안한 4-2 compressor
Ⅳ. 시뮬레이션 결과 및 비교
Ⅴ. 결론
참고문헌
참고문헌 (9)
참고문헌 신청
1. [학술지(정기간행물)] - G. Goto / 1992 / A 54 x 54-b regularly structured tree multiplier / IEEE J. Solid-state Circuits : 1229 ~ 1236
2. [학술지(정기간행물)] - C. C. Wallace / 1964 / A Suggestion for a Fast Multiplier / IEEE Trans. Electron Comp 13 : 14 ~ 17
3. [학술지(정기간행물)] - S. C. YUAN / 2007 / 4-2 compressor of fast booth multiplier for high-speed RISC processor / International Journal of Electronics 94 (9) : 869 ~ 875
4. [학술지(정기간행물)] - 이성태 / 2011 / Sub-Threshold 회로를 이용한 초 저 전력 32-비트 파이프라인 MAC(multiplication-and-accumulation) 회로 설계 / 한국정보기술학회논문지 9 (7) : 17 ~ 23
5. [학술지(정기간행물)] - S. F. Hisao / 1998 / Design of high-speed low-power 3-2 counter and 4-2 compressor for fast multiplier / Electron. Lett 34 (4) : 341 ~ 343
2. [학술지(정기간행물)] - C. C. Wallace / 1964 / A Suggestion for a Fast Multiplier / IEEE Trans. Electron Comp 13 : 14 ~ 17
3. [학술지(정기간행물)] - S. C. YUAN / 2007 / 4-2 compressor of fast booth multiplier for high-speed RISC processor / International Journal of Electronics 94 (9) : 869 ~ 875
4. [학술지(정기간행물)] - 이성태 / 2011 / Sub-Threshold 회로를 이용한 초 저 전력 32-비트 파이프라인 MAC(multiplication-and-accumulation) 회로 설계 / 한국정보기술학회논문지 9 (7) : 17 ~ 23
5. [학술지(정기간행물)] - S. F. Hisao / 1998 / Design of high-speed low-power 3-2 counter and 4-2 compressor for fast multiplier / Electron. Lett 34 (4) : 341 ~ 343
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-566-000641072