메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Seong Keol Kim (Seoul National University of Science and Technology) Chong-Min Jang (Seoul National University of Science and Technology) Jung-Min Hwang (Seoul National University of Science and Technology) Man-Chul Park (Seoul National University of Science and Technology)
저널정보
한국생산제조학회 한국생산제조학회지 한국생산제조시스템학회지 Vol.22 No.1
발행연도
2013.2
수록면
168 - 172 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

2013

Warpage Simulation by the CTE mismatch in Blanket Structured Wafer Level 3D packaging
Seong Keol Kim ,  Chong-Min Jang ,  Jung-Min Hwang 외 2명 한국생산제조학회지 2013.02 학술저널

2012

Warpage Simulation of Wafer Level 3D packaging
Seong Keol Kim ,  Chong-Min Jang ,  Jung-Min Hwang 외 2명 한국생산제조학회 학술발표대회 논문집 2012.10 학술대회자료

초록· 키워드

오류제보하기
In 3D wafer-stacking technology, one of the major issues is wafer warpage. Especially, The important reason of warpage has been known due to CTE(Coefficient of Thermal Expansion) mismatch between materials. It was too hard to choose how to make the FE model for blanket structured wafer level 3D packaging, because the thickness of each layer in wafer level 3D packaging was too small (micro meter or nano meter scale) comparing with diameter of wafer (6 or 8 inches). In this study, the FE model using the shell element was selected and simulated by the ANSYS WorkBench to investigate effects of the CTE on the warpage. To verify the FE model, it was compared by experimental results.
#Solder joints #Warpage #FEM analysis #CTE #Wafer stacking

목차

1. Introduction
2. Experiments
3. Modeling and Simulations
4. Conclusion
REFERENCES

참고문헌 (8)

참고문헌 신청
Kim, Y. / 2010 / Study of Thinned Si Wafer Warpage in 3D Stacked Wafers / J. of Microelectron 50(12):1988~1993 google schola Maeng, K. H. / 2011 / Stress Analysis of Stacked Si Wafer in 3D WLP / J. of Applied Physics 11(4):119~123 google schola Kim, Y. K. / 2012 / Wafer warpage analysis of stacked wafers for 3D integration / Microelectron Eng 89:46~49 google schola Ko, C. T. / 2010 / Wafer-level Bonding/ Stacking Technology for 3D Integration / J. of Microelectron Reliab 50(4):481~488 google schola List, R. S. / 2002 / 3D Wafer Stacking Technology / Proc. of Advanced Metallization Conference :29~36 google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

Warpage Analysis during Compression Molding in Fan-Out Wafer Level Package
Sun-Myoung Pa ,  k ,  Sung-Jun Pa 외 3명 한국생산제조학회 학술발표대회 논문집 2012 .10
몰드물성 및 Chip의 크기차이에 따른 웨이퍼 레벨 SiP에 대한 열 피로 해석 모사
김성걸 ,  김주영 ,  정호동 외 1명 한국생산제조학회 학술발표대회 논문집 2009 .05
웨이퍼 레벨 패키지 공정의 웨이퍼 크기변화에 따른 최적화 설계
김종형 ,  고현준 ,  임승용 한국과학예술융합학회 2015 .03
몰드물성 종류 및 칩 크기 변화에 따른 웨이퍼 레벨 Sip에서의 열 피로 해석
장총민 ,  김성걸 한국생산제조학회지 2013 .06
실시간 제어를 위한 고속 열처리 공정에서 웨이퍼 온도 분포 추정 기법
심영태 ,  이석주 ,  김학배 제어로봇시스템학회 논문지 2000 .09

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-552-000345862