메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
어지훈 (금오공과대학교) 김상훈 (금오공과대학교) 장영찬 (금오공과대학교)
저널정보
한국정보통신학회 한국정보통신학회논문지 한국정보통신학회논문지 제16권 제6호
발행연도
2012.6
수록면
1,250 - 1,259 (10page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 저전압 고해상도 축차근사형 아날로그-디지털 변환기를 위한 시간-도메인 비교기를 제안한다. 제안하는 시간-도메인 비교기는 클럭 피드-스루 보상회로를 포함한 전압제어지연 변환기, 시간 증폭기, 그리고 바이너리 위상 검출기로 구성된다. 제안하는 시간-도메인 비교기는 작은 입력 부하 캐패시턴스를 가지며, 클럭 피드-스루 노이즈를 보상한다. 시간-도메인 비교기의 특성을 분석하기 위해 다른 시간-도메인 비교기를 가지는 두 개의 1V 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기가 0.18-μm 1-poly 6-metal CMOS 공정에서 구현된다. 11.1kHz의 아날로그 입력신호에 대해 측정된 SNDR은 56.27 dB이며, 제안된 시간-도메인 비교기의 클럭 피드-스루 보상회로와 시간 증폭기가 약 6 dB의 SNDR을 향상시킨다. 구현된 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기의 전력소모와 면적은 각각 10.39 μW와 0.126 mm2 이다.
#시간-도메인 비교기 #전압제어지연 변환기 #축차근사형 아날로그-디지털 변환기 #time-domain comparator #voltage-controlled delay converter #successive approximation analog-to-digital converter

목차

요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 시간-도메인 비교기
Ⅲ. 축차근사형 아날로그-디지털 변환기
Ⅳ. 칩 제작 및 측정 결과
Ⅴ. 결론
참고문헌

참고문헌 (6)

참고문헌 신청
1. [학술지(정기간행물)] - N. Verma / 2007 / An ultra low energy 12-bit rate-resolution scalable SAR ADC for wireless sensor nodes / IEEE J. Solid- State Circuits 42 (42) : 1196 ~ 1205 google schola 2. [학술지(정기간행물)] - H.-C. Hong / 2007 / A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive Approximation ADC / IEEE J. Solid-State Circuits 42 (10) : 2161 ~ 2168 google schola 3. [학술대회논문] - A. Agnes / 2008 / A 9.4-ENOB 1V 3.8uW 100kS/s SAR ADC with Time-Domain Comparator / IEEE Int. Solid- State Circuits Conf. Dig.Tech. Papers : 246 ~ 247 google schola 4. [학술대회논문] - S.-K. Lee / 2009 / A 1.3μW 0.6V 8.7-ENOB Successive Approximation ADC in a 0.18μm CMOS / Proc. IEEE VLSI Circuit Symp : 242 ~ 243 google schola 5. [학술대회논문] - S.-K. Lee / 2010 / A 1GHz ADPLL with a 1.25ps Minimum-Resolution Sub-Exponent TDC in 0.18μm CMOS / IEEE Int. Solid-State Circuits Conf. Dig.Tech. Papers : 482 ~ 483 google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

DSP를 사용한 실시간 전력분석장치 개발 ( Real-Time Power Analyzer Using DSP )
임영철 ,  장영학 ,  양승학 외 3명 대한전자공학회 학술대회 1995 .01
아날로그-디지털 변환기의 정적 파라미터 테스트를 위한 내장 자체 테스트 방법
김인철 ,  장재원 ,  강성호 전자공학회논문지-SD 2012 .05
대채널 전력분석을 위한 데이터 획득시스템에 관한 연구
유재근 ,  전정채 ,  이상익 대한전기학회 학술대회 논문집 2004 .07
다채널 전력분석시스템의 구현
李明彦 ,  兪在根 ,  李尙益 외 2명 전력전자학회논문지 2006 .06
〈속보논문〉 Trench와 FLR을 이용한 새로운 접합 마감 구조
河珉宇 ,  吳在根 ,  崔然益 외 1명 전기학회논문지 C 2003 .06

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-550-002863047