지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2012.3
- 수록면
- 37 - 41 (5page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 소모 전력을 최소화하기 위한 FPGA 알고리즘을 제안하였다.
제안한 알고리즘은 FPGA를 구성하고 있는 CLB에 맞도록 회로 분할을 수행하여 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터는 글리치 제거 방법을 이용하여 소모전력을 감소시킨다. 글리치 제거는 매핑 가능 클러스터의 내부에 대해 신호의 흐름을 분석하여 글리치가 발생될 수 있는 경로에 지연버퍼 삽입 방법을 이용하여 제거한다. 매핑 가능 클러스터에 대한 글리치를 제거한 후 전체 매핑 가능클러스터들에 대한 신호 경로를 분석한다. 분석된 결과에 따라 매핑 가능 클러스터 사이의 글리치도 지연 버퍼 삽입 방법을 이용하여 제거한다.
실험은 [8]와 [9] 알고리즘을 대상으로 소모 전력을 비교하였다. 비교결과 [9]에 비해 전체 소모전력이 7.14% 감소되어 알고리즘의 효율성을 입증하였다.
제안한 알고리즘은 FPGA를 구성하고 있는 CLB에 맞도록 회로 분할을 수행하여 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터는 글리치 제거 방법을 이용하여 소모전력을 감소시킨다. 글리치 제거는 매핑 가능 클러스터의 내부에 대해 신호의 흐름을 분석하여 글리치가 발생될 수 있는 경로에 지연버퍼 삽입 방법을 이용하여 제거한다. 매핑 가능 클러스터에 대한 글리치를 제거한 후 전체 매핑 가능클러스터들에 대한 신호 경로를 분석한다. 분석된 결과에 따라 매핑 가능 클러스터 사이의 글리치도 지연 버퍼 삽입 방법을 이용하여 제거한다.
실험은 [8]와 [9] 알고리즘을 대상으로 소모 전력을 비교하였다. 비교결과 [9]에 비해 전체 소모전력이 7.14% 감소되어 알고리즘의 효율성을 입증하였다.
목차
요약
Abstract
1. 서론
2. 관련연구
3. FPGA 저전력 알고리즘
4. 실험결과
5. 결론
참고문헌
참고문헌 (11)
참고문헌 신청
1. [학술지(정기간행물)] - J. Cong / 1994 / FlowMap : An 'Optimal Technology Mapping Algorithm for Delay Optimization in Lookup-Table Based FPGA Designs / IEEE Transactions on Computer-Aided Design of Integrated Circuit and Systems 13 (1) : 1 ~ 11
2. [학술대회논문] - Zhi-Hong Wang / 2001 / Power Minimization in LUT-Based F PGA Technology Mapping / ASP-DAC : 635 ~ 640
3. [학술대회논문] - R.J Francis / 1991 / Technology Mapping of Lookup Table-Based FPGAs for Performance / IEEE Conference on Computer Aided Design : 568 ~ 571
4. [보고서] - E. M. Sentovice / 1992 / SIS : A system for sequential Circuit Synthesis, In Electronics Research Laboratory, Department of Electrical Engineering and Computer Science
5. [학술대회논문] - Jason Helge Anderson / 1998 / Tech nology Mapping for Large Complex PLDs / Design Automation Conference : 698 ~ 703
2. [학술대회논문] - Zhi-Hong Wang / 2001 / Power Minimization in LUT-Based F PGA Technology Mapping / ASP-DAC : 635 ~ 640
3. [학술대회논문] - R.J Francis / 1991 / Technology Mapping of Lookup Table-Based FPGAs for Performance / IEEE Conference on Computer Aided Design : 568 ~ 571
4. [보고서] - E. M. Sentovice / 1992 / SIS : A system for sequential Circuit Synthesis, In Electronics Research Laboratory, Department of Electrical Engineering and Computer Science
5. [학술대회논문] - Jason Helge Anderson / 1998 / Tech nology Mapping for Large Complex PLDs / Design Automation Conference : 698 ~ 703
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Preface
Daesik Ko
,
Hangbae Chang
,
Daeyoung Kim
외 1명
JOURNAL OF PLATFORM TECHNOLOGY
2018
.03
최소 좁은 세상 셀룰러 유전알고리즘의 CUDA 병렬화
김영태
,
강태원
한국정보기술학회논문지
2018
.01
인터넷 기사의 제목과 내용 일치여부 분류
최우혁
,
하문식
,
신헌영
외 2명
Proceedings of KIIT Conference
2017
.12
어휘성향에 의한 남녀 분류
이승철
,
김대원
,
원규연
외 2명
Proceedings of KIIT Conference
2017
.12
한글 텍스트 스테가노그래피에서 어절을 이용한 정보은닉 기법
지선수
한국산업정보학회논문지
2017
.10
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-560-002727068