메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
박종주 (광운대학교) 고병수 (광운대학교) 공진흥 (광운대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2012년도 대한전자공학회 추계종합학술대회
발행연도
2012.11
수록면
92 - 95 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, we propose a design of parallel arithmetic and logic circuit on statical scan phase for high-performance H.264/AVC CAVLC. Using Non-zero bit, statistical values were obtained through the parallel arithmetic and logical operations. The proposed architecture was simulated in 0.13um standard cell library. The gate count is 33.4Kgates. The architecture can support Ultra Definition Video(3840×2160) at 100 frames per second by running at 100MHz.

목차

Abstract
Ⅰ. 서론
Ⅱ. 통계값 탐색 과정의 산술 및 논리 연산
Ⅲ. H.264/AVC CAVLC 병렬 아키텍쳐 설계
Ⅳ. 실험 및 고찰
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

이 논문의 저자 정보

이 논문과 함께 이용한 논문

리드솔로몬 복호기에서 오류갯수를 계산하는 처리기의 산술논리연산장치 회로 최적화설계
안형근 한국통신학회논문지 2011 .11
H.264/AVC CAVLC를 위한 확장형 병렬 복호 회로 설계
여동훈 ,  신현철 대한전자공학회 학술대회 2008 .05
상호작용적인 웹기반 디지털 논리회로 가상실험실의 구현
김동식 ,  서호준 ,  서삼준 대한전기학회 학술대회 논문집 2002 .07
슬립 트랜지스터를 이용한 저 전력 MOS 전류모드 논리회로 구조
이윤상 ,  김정범 한국정보과학회 강원지부 학술대회 논문집 2007 .06

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-000957879