메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
이종석 (숭실대학교) 문용 (숭실대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제51권 11호
발행연도
2014.11
수록면
107 - 113 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

2014

65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 설계
이종석 ,  문용 전자공학회논문지 2014.11 학술저널
65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 연구
이종석 ,  문용 대한전자공학회 학술대회 2014.06 학술대회자료
고속 통신 시스템을 위한 40㎓ CMOS 전압 제어 발진기의 설계
이종석 ,  문용 전자공학회논문지 2014.03 학술저널

초록· 키워드

오류제보하기
60GHz 무선 통신 시스템에 적용 가능한 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계했다. 전압제어 발진기는 전류소스와 NMOS 차동쌍 LC구조로 설계하였으며 분주기는 차동 인젝션 록킹 구조에 베렉터를 추가하여 동작 주파수 범위를 조절할 수 있는 구조로 설계했다. 전압 제어 발진기와 분주기에 모두 전류소스를 추가하여 전원잡음에 따른 위상잡음 특성을 개선하였다. 전압 제어 발진기는 64.36～ 67.68GHz의 동작범위가 측정됐고, 고속 4분주기는 전압 제어 발진기의 동작범위에 대해 정확한 4분주가 가능하며 5.47～5.97dBm의 높은 출력전력이 측정됐다. 분주기를 포함한 전압제어 발진기의 위상잡음은 1MHz 오프셋 주파수에서 ?77.17dBc/Hz이고 10MHz 오프셋 주파수에서 ?110.83dBc/Hz이다. 소모전력은 전원전압 1.2V에서 38.4mW 이다 (VCO 포함).
#PLL (Phase Locked Loop) #60GHz communication #VCO (Voltage Controlled Oscillator) #ILFD (Injection Locking Frequency divider) #CMOS

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. VCO와 고속 4분주기의 구조 및 설계
Ⅲ. 모의실험 및 측정결과
Ⅳ. 결론
REFERENCES

참고문헌 (9)

참고문헌 신청
M. -W. Li / 2011 / 60 GHz CMOS divide-by-5 injectionlocked frequency divider with an open-stubloaded floating-source injector / IEEE RFIC Symp :1~4 google schola I. -Ting Lee / 2012 / A 3. 6mW 125. 7–131. 9 GHz Divide-by-4Injection-Locked Frequency Divider in 90 nm CMOS / IEEE, LMWC 22(3):132~134 google schola Yanping Ding / 2005 / A Low-Power 17-GHz 256/257 Dual-Modulus Prescaler Fabricated in a 130-nm CMOS Process / IEEE, RFIC Symp :456~468 google schola H.-D. Wohlmuth / 2003 / A 15 GHz 256/257 Dual-Modulus Prescaler in 120 nm CMOS / IEEE, ESSCIRC :77~80 google schola 장성용 / 2013 / RFIC 설계에 응용 가능한 90nm 공정 기반 인덕터의 Quality factor 및 Effective inductance 분석 / 전자공학회논문지 50(5):128~134 dbpia

이 논문의 저자 정보

이 논문과 함께 이용한 논문

저전력 고속 D 플립-플롭을 이용한 Dual-Modulus 프리스케일러 설계
박성식 ,  이주상 ,  유상대 대한전자공학회 학술대회 2008 .11
2채널 영상 스트리밍 기술을 적용한 차량용 전. 후방 무선 영상 모니터링 시스템
나희수 ,  원영진 ,  윤중근 외 4명 전자공학회논문지 2014 .12
MPLS망에서 Q-MOTP를 위한 자원 적응적 QoS 관리
최원근 전자공학회논문지 2014 .12
접지전류의 입사점에 따른 정보통신설비용 수평접지전극의 과도전위상승 계산 방법
안창환 전자공학회논문지 2014 .12
Design and Fabrication of HgI2 Sensor for Phosphor Screen based flat panel X-ray Detector
Ji Koon Pa ,  k ,  Bong Jae Jung 외 2명 전자공학회논문지 2014 .12

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-002809087