지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2013.11
- 수록면
- 286 - 289 (4page)
이용수
초록· 키워드
오류제보하기
On chip memory in today’s networking SoCs takes up ＞50% of total area and consumes ＞40% of total power. As demand for high-performance networks grows, so will the memory content on future SoCs. This paper presents IBM’s 32㎚ HKMG SOI embedded memory offering discussing the considerations associated with the design of key networking memory functions. With memory limiting system performance and dictating minimum voltage system-level power and performance optimization are also presented.
목차
Abstract
Introduction
Ⅰ. Networking Memory Requirements
Ⅱ. Embedded Memory Implementation
Ⅲ. SoC Power Optimization
Conclusions
References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-001049071