메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Truong Thi Kim Nga (Sungkyunkwan University) Hyung-Gu Park (Sungkyunkwan University) Kang-Yoon Lee (Sungkyunkwan University)
저널정보
대한전자공학회 IEIE Transactions on Smart Processing & Computing IEIE Transactions on Smart Processing & Computing Vol.3 No.6
발행연도
2014.12
수록면
410 - 415 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

2014

A High Efficiency Active Rectifier for 6.78MHz Wireless Power Transfer Receiver with Bootstrapping Technique and All Digital Delay-Locked Loop
T ,  uong Thi Kim Nga ,  Hyung-Gu Pa 외 2명 IEIE Transactions on Smart Processing & Computing 2014.12 학술저널
A High Efficiency Active Rectifier for WPT System with bootstrapping and Delay Cancellation Techniques
T ,  uong Thi Kim Nga ,  Hyung-Gu Pa 외 2명 정보 및 제어 논문집 2014.10 학술대회자료
A Design of High Efficiency Active Rectifier with Bootstrapping Technique and Delay Cancellation Comparator
T ,  uong Thi Kim Nga ,  Hyung-Gu Pa 외 2명 대한전자공학회 학술대회 2014.06 학술대회자료

초록· 키워드

오류제보하기
This paper presents a new rectifier with a bootstrapping technique to reduce the effective drop voltage. An all-digital delay locked loop (ADDLL) circuit was also applied to prevent the reverse leakage current. The proposed rectifier uses NMOS diode connected instead of PMOS to reduce the design size and improve the frequency respond. All the sub-circuits of ADDLL were designed with low power consumption to reduce the total power of the rectifier. The rectifier was implemented in CMOS 0.35 μm technology. The peak power conversion efficiency was 76 % at an input frequency of 6.78MHz and a power level of 5W.
#Rectifier #High efficiency #Bootstrapping #ADDLL

목차

Abstract
1. Introduction
2. Design issue of rectifier
3. Active Rectifier Architecture
4. Experiment Results
5. Conclusion
References

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

이 논문과 함께 이용한 논문

무선 충전 수신기용 고효율 Active-Rectifier 설계
최영수 ,  부영건 ,  박준성 외 6명 대한전자공학회 학술대회 2011 .11
CMOS 공정을 이용한 고효율 Active Rectifier 설계
최영수 ,  부영건 ,  박준성 외 4명 대한전자공학회 학술대회 2011 .04
무선 에너지 전송을 위한 정류회로에 관한 연구
신두섭 ,  서철헌 전자공학회논문지-TC 2011 .02
마이크로파 무선전력전송을 위한 렉테나 설계와 구현
박정흠 조명·전기설비학회논문지 2006 .07
자기공명형 무선전력송신을 위한 공진 주파수 설계에 관한 연구
안준선 한국정보전자통신기술학회 논문지 2012 .12

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001272625