Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구

이은설 ,  김희석 ,  임제탁

대한전자공학회 학술대회

1981 .01

대규모 조합문제를 해결하기 위한 효율적인 논리함수 처리 시스템의 개발과 순서회로 설계에의 응용 ( Development of an Efficient Logic Function Manipulation System for Solving Large-Scale Combination Problems and its Application to Logic Design of Sequential Circuits )

권용진

한국통신학회논문지

1997 .08

단층 입력 구조의 Magnetic-Tunnel-Junction 소자를 이용한 임의의 3비트 논리회로 구현을 위한 자기논리 회로 설계

이현주 ,  김소정 ,  이승연 외 2명

전자공학회논문지-SD

2008 .12

계층적 논리 회로의 시뮬레이션

이홍주 ,  허용민 ,  이주희 외 3명

대한전기학회 학술대회 논문집

1988 .07

계층적 논리 회로의 시뮬레이션 ( Simulation for Hierarchical Logic Network )

이홍주 ,  허용민 ,  이주희 외 3명

대한전자공학회 학술대회

1988 .07

논리 회로의 기술 매핑 시스템 설계 ( Design of a Technology Mapping System for Logic Circuits )

김태선 ,  황선영

전자공학회논문지-A

1992 .02

성능 구동 논리 회로 자동 설계 시스템 ( Performance-driven Automatic Logic Synthesis System )

이재형 ,  황선영

전자공학회논문지-A

1991 .01

Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)

金敬植 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .04

논리 세기 개념을 이용한 논리 레벨 시뮬레이션 ( Logic Level Simulation Using The Logic Strength Concept )

이홍주 ,  박홍준 ,  함승재 외 2명

대한전자공학회 학술대회

1987 .11

Computer-Aided Design of Sequential Logic Circuits (Case of Asynchronous Sequential Logic Circuits)

金炳喆 ,  趙東燮 ,  黃熙隆

전기학회논문지

1984 .02

Map - factoring방법을 이용한 논리 회로 설계

최현진 ,  김종 ,  홍성제

한국정보과학회 학술발표논문집

1994 .10

고장검출이 용이한 논리회로 설계에 관한 연구

김호경 ,  임인칠

대한전자공학회 학술대회

1981 .01

공통 에미터 배열을 이용한 고속 full-swing BICMOS 논리회로 설계 ( Design of a High Speed Full-Swing Bi CMOS Logic Circuit Using Common-Emitter Configuration )

신재흥 ,  박경훈 ,  박상욱 외 4명

대한전자공학회 학술대회

1991 .01

손으로 그린 논리회로 도형의 인식에 관한 연구 ( A study on the recognition of hand-drawn Logic circuit diagrams )

김윤중 ,  김태균

대한전자공학회 학술대회

1986 .01

손으로 그린 논리회로 도형의 인식에 관한 연구

김은중 ,  김태균

대한전자공학회 학술대회

1986 .12

Selective emitter를 이용한 태양전지 효율 향상

홍근기 ,  조경연 ,  서재근 외 9명

한국태양에너지학회 학술대회논문집

2011 .11

Fabrication of Carbon Nanotube Field Emitters

Hyeun Joong Yoon ,  Dae Jung Jeong ,  Do Han Jun 외 1명

Journal of Electrical Engineering & Technology

2008 .03

논리값 제약을 갖는 스캔 설계 회로에서의 자동 시험 패턴 생성 ( A Method to Generate Test Patterns for Scan Designed Logic Circuits under Logic Value Constraints )

박은세

전자공학회논문지-A

1994 .02

Field Emitter Array 의 3 차원 시뮬레이션 ( 3 - Dimensional Simulation of Field Emitter Array )

정재훈 ,  김영훈 ,  이병호 외 1명

전자공학회논문지-D

1997 .04

VLSI 설계 검증을 위한 회로 비교기 구현에 관한 연구

최재선 ,  김성엽 ,  이봉규 외 6명

한국정보과학회 학술발표논문집

1994 .10