지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. 서론
2. 페이징 유닛의 기능과 구성
3. TLB의 기능과 구성
4. 시뮬레이션 결과 및 고찰
5. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
수퍼스칼라 마이크로프로세서 페이징 유닛 , TLB의 HDL 모델링 ( HDL Modeling of a Paging Unit and a TLB of a Superscalar Microprocessor )
대한전자공학회 학술대회
1994 .11
Modeling of a TLB and a Paging Block of a Superscalar Microprocessor
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
32비트 수퍼스칼라 마이크로프로세서 실행 유닛 HDL 모델링 ( HDL Modeling of Execution Unit for 32-bit Superscalar Microprocessor )
대한전자공학회 학술대회
1994 .07
32 비트 수퍼스칼라 마이크로프로세서 실행 유닛 HDL 모델링
대한전자공학회 학술대회
1994 .07
수퍼스칼라 마이크로프로세서 디코더유닛과 코드유닛 HDL 모델링 ( Superscalar microprocessor Decoder unit and Code unit HDL Modeling )
대한전자공학회 학술대회
1994 .07
수퍼스칼라 마이크로프로세서 디코더유닛과 코드유닛 HDL 모델링
대한전자공학회 학술대회
1994 .07
수퍼스칼라 마이크로프로세서용 프리펫치 유닛 HDL 모델링 ( HDL Modeling of Prefetch Unit for Superscalar Microprocessor )
한국통신학회 학술대회논문집
1994 .01
수퍼스칼라 마이크로프로세서용 프리펫치 유닛 HDL 모델링
한국통신학회 학술대회논문집
1994 .07
운영체제 도움 없이 멀티 페이지를 지원하는 저전력 TLB 구조
한국컴퓨터정보학회논문지
2013 .12
수퍼스칼라 마이크로프로세서 데이터 캐쉬 제어기 HDL 모델링 ( HDL Modeling of a Data Cache Controller for Superscalar Microprocessor )
한국통신학회 학술대회논문집
1994 .01
수퍼스칼라 마이크로프로세서 데이터 캐쉬 제어기 HDL 모델링
한국통신학회 학술대회논문집
1994 .07
저전력 고성능 뱅크 - 승격 TLB 구조
정보과학회논문지 : 시스템 및 이론
2002 .04
수퍼스칼라 마이크로프로세서용 세그먼트 디스크립터 캐쉬 제어 유닛의 HDL 모델링 ( HDL modeling of a segment descriptor cache control unit for superscalar microprocessor )
대한전자공학회 학술대회
1994 .11
수퍼스칼라 마이크로프로세서용 세그멘트 디스크립터 캐쉬 제어 유닛의 HDL 모델링
대한전자공학회 학술대회
1994 .11
메모리 접근 성능 향상을 위한 계층적 TLB 표현 기법 및 메모리 관리 기법
정보과학회논문지 : 컴퓨팅의 실제 및 레터
2012 .03
수퍼스칼라 마이크로프로세서용 버스 유닛 설계 ( Design of a Bus Unit of a Superscalar Microprocessor )
대한전자공학회 학술대회
1994 .11
수퍼스칼라 마이크로프로세서용 버스 유닛 설계
대한전자공학회 학술대회
1994 .11
표준 셀을 이용한 주소변환기 및 제어기설계 ( DESIGN OF TLB AND TLB CONTROLLERS USING STANDARD CELLS )
대한전자공학회 학술대회
1993 .07
표준 셀을 이용한 주소변환기 및 제어기설계
대한전자공학회 학술대회
1993 .07
수퍼스칼라 마이크로프로세서용 시퀀서 설계
대한전자공학회 학술대회
1994 .11
0