지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1999.11
- 수록면
- 368 - 371 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
Ⅰ. 서론
Ⅱ. 제안한 시스템의 구조
Ⅲ. EBP 모델의 처리 과정
Ⅳ. 성능평가 및 고찰
Ⅴ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
멀티미디어 응용을 위한 재구성가능 프로세서 설계
한국멀티미디어학회 학술발표논문집
2002 .11
-
임베디드 응용 가속화를 위한 재구성 프로세서 기술
정보과학회지
2014 .05
-
신경망 프로세서의 효과적인 구조
대한전자공학회 기타 간행물
2001 .11
-
Design of Reconfigurable Array-Processor based Crypto Chip
대한전자공학회 학술대회
2017 .01
-
Neural Network을 이용한 pattern Matching Processor 설계 ( Design of Pattern Matching Processor Based on Neural Network Model )
한국통신학회 학술대회논문집
1989 .01
-
Neural Network 을 이용한 Pattern Matching Processor 설계 ( Design of Pattern Matching Processor Based on Neural Network Model )
대한전자공학회 학술대회
1989 .01
-
랜덤 연결 구조를 갖는 재구성형 프로세서의 성능 분석
대한전자공학회 학술대회
2010 .11
-
패턴인식 프로세서 설계 ( Pattern Recognition Processor Design )
한국통신학회 학술대회논문집
1988 .01
-
IMPLEMENTATION OF THE RECONFIGURABLE DISCRETE-TIME CELLULAR NEURAL NETWORKS
ICVC : International Conference on VLSI and CAD
1995 .01
-
High Performance, Low Power Reconfigurable Processor for Embedded Systems
대한전자공학회 ISOCC
2007 .10
-
패턴 인식 프로세서의 설계 ( A Processor Design for pattern Matching )
한국통신학회 학술대회논문집
1989 .01
-
패턴 인식 프로세서의 설계 ( A Processor Design for Pattern Matching )
특정연구 결과 발표회 논문집
1989 .01
-
그래픽 프로세서의 설계 ( Design of A Graphic Processor )
특정연구 결과 발표회 논문집
1989 .01
-
그래픽 프로세서의 설계 ( Design of A Graphic Processor )
한국통신학회 학술대회논문집
1989 .01
-
내장형 네트워크 프로세서의 설계 및 구현
한국정보통신학회논문지
2005 .10
-
소형 다중 프로세서 시스템에서의 프로세서 간 통신 방법 ( Inter-Processor Communication Method for Small Scale Multi-Processor System )
대한전자공학회 세미나
1994 .01
-
디지털 신경회로망 실현을 위한 어레이 프로세서의 설계 ( A Study on the Design of Array Processor for Digital Neural Network )
대한전자공학회 학술대회
1991 .01
-
A Processor Array for Neural Network Simulations
대한전자공학회 세미나
1990 .01
-
데이터의 고속 처리를 위한 네트워크 프로세서의 설계 및 구현
대한전자공학회 학술대회
2003 .07
-
A Dynamic Reconfigurable Processor and a Design Tool for the Next Generation ECUs
대한전자공학회 ISOCC
2009 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
뉴런 시냅스를 위한 멤리스터의 전기회로 모델의 실험적 연구
모영세
,
송한정
한국지능시스템학회 논문지
2016
.10
저 전력 동작을 위한 뉴런 모방 회로의 파라미터 최적화
이정준
,
박정진
,
김형진
외 4명
대한전자공학회 학술대회
2016
.06
멤리스터 브리지 시냅스 기반 신경망 회로 설계 및 하드웨어적 학습 알고리즘 구현을 위한 시뮬레이션
양창주
,
김형석
제어로봇시스템학회 각 지부별 자료집
2014
.12
뉴런의 시냅스 모델을 위한 멤리스터 소자의 특성분석
김부강
,
남상국
,
응우웬 반하
외 2명
한국지능시스템학회 학술발표 논문집
2014
.04
New Memristor-Based Crossbar Array Architecture with 50-% Area Reduction and 48-% Power Saving for Matrix-Vector Multiplication of Analog Neuromorphic Computing
Son Ngoc T
,
uong
,
Kyeong-Sik Min
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014
.06
최근 본 자료
댓글(0)
0