메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
김은원 (대림대학교) 박종진 (메리테크)
저널정보
대한전자공학회 대한전자공학회 학술대회 2015년도 대한전자공학회 하계종합학술대회
발행연도
2015.6
수록면
1,640 - 1,643 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Recently, Complexity of SoC(System on Chip) is increased, and Cost of Test is more higher relative importance per totality Cost. In reducing method for the cost of test, the test implementation of board level is studying for many researcher using FPGA device of low cost. FPGA device is have many I/O connection for the most DUT(Device Under Test). And, the diagnostic analysis is needed the test for manufactured goods.
In this paper, Open & Short diagnostic method is represented for I/O pins of the test board using FPGA device.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험 및 검증
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001690547