메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
안현수 (성균관대학교) 양동암 (성균관대학교) 서정환 (성균관대학교) 서동현 (성균관대학교) 이강윤 (성균관대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2015년도 대한전자공학회 정기총회 및 추계학술대회
발행연도
2015.11
수록면
210 - 213 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, high speed CMOS Frequency Divider in Phase Locked Loop(PLL) of Bluetooth Low Energy(BLE) is proposed. This newly proposed True Single Phase Clock (TSPC) to reduce power and glitch. By changing schematic and size of PMOS, proposed TSPC could reduce glitch of output signal and adjust the shape of output signal. Using this new TSPC, Frequency Divider could get clearly divided output signal and low current. Also, this proposed programmable Frequency Divider using new TSPC. 4/5 synchronous dual-modulus divider is used to make Frequency Divider programmable. Proposed Frequency Divider can divide the signal 128 ~ 135 times. This programmable Frequency Divider can choose dividing ratio and can be helpful to make exact output signal of Frequency Divider in BLE application. Frequency Divider is designed for low power which use 202 μW at 1 V of input voltage.

목차

Abstract
I. 서론
II. 본론
Ⅲ. 구현
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0