메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Sunwoong Kim (Seoul National University) Ji Hun Jang (Inha University) Hyuk-Jae Lee (Seoul National University) Chae Eun Rhee (Inha University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.17 No.3
발행연도
2017.6
수록면
446 - 457 (12page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In order to reduce the size of frame memory or bus bandwidth, frame memory compression (FMC) recompresses reconstructed or reference frames of video codecs. This paper proposes a novel FMC design based on discrete wavelet transform (DWT) - set partitioning in hierarchical trees (SPIHT), which supports fine-scalable throughput and is area-efficient. In the proposed design, multi-cores with small block sizes are used in parallel instead of a single core with a large block size. In addition, an appropriate pipelining schedule is proposed. Compared to the previous design, the proposed design achieves the processing speed which is closer to the target system speed, and therefore it is more efficient in hardware utilization. In addition, a scheme in which two passes of SPIHT are merged into one pass called merged refinement pass (MRP) is proposed. As the number of shifters decreases and the bit-width of remained shifters is reduced, the size of SPIHT hardware significantly decreases. The proposed FMC encoder and decoder designs achieve the throughputs of 4,448 and 4,000 Mpixels/s, respectively, and their gate counts are 76.5K and 107.8K. When the proposed design is applied to high efficiency video codec (HEVC), it achieves 1.96% lower average BDBR and 0.05 ㏈ higher average BDPSNR than the previous FMC design.
#Embedded compression #image compression #VLSI implementation #high efficiency video codec (HEVC) #parallel architectures

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. DWT-SPIHT
Ⅲ. THE PROPOSED SCHEMES FOR FINESCALABLE SPIHT HARDWARE DESIGN
Ⅳ. INTEGRATION WITH HEVC ENCODER
Ⅴ. EXPERIMENTAL RESULTS
Ⅵ. CONCLUSIONS
REFERENCES

참고문헌 (15)

참고문헌 신청
Y. Lee, C.-E. Rhee, and H.-J. Lee, “A New Frame Recompression Algorithm Integrated with H.264 Video Compression,” IEEE International Symposium on Circuits and Systems (ISCAS), May 2007. S. Kim, D. Lee, H. Kim, N. X. Truong, and J.-S. Kim, “An Enhanced One-Dimensional SPIHT Algorithm and Its Implementation,” Displays Journal, Vol. 40, pp. 68 - 77, Dec. 2015. J. Kim and C.-M. Kyung, “A Lossless Embedded Compression Using Significant Bit Truncation for HD Video Coding,” IEEE Transactions on Circuits and Systems for Video Technology, Vol. 20, No. 6, pp. 848-860, Jun. 2010. T.-H. Tsai and Y.-H. Lee, “A 6.4 Gbit/s Embedded Compression Codec for Memory-Efficient Applications on Advanced-HD Specification,” IEEE Transactions on Circuits and Systems for Video Technology, Vol. 20, No.10, pp. 1277-1291, Oct. 2010. Y. Jin and H.-J. Lee, “A Block-based Pass-parallel SPIHT Algorithm,” IEEE Transactions on Circuits and Systems for Video Technology, Vol. 22, No. 7, pp. 1064-1075, Jul. 2012.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-001034067