메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Peiyong Zhang (Zhejiang University) Haixia Fang (Zhejiang University) Yike Li (Zhejiang University) Chenhui Feng (Fuzhou University)
저널정보
전력전자학회 JOURNAL OF POWER ELECTRONICS JOURNAL OF POWER ELECTRONICS Vol.18 No.5
발행연도
2018.9
수록면
1,523 - 1,535 (13page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
High-performance Phase-Locked Loops (PLLs) are critical for grid synchronization in grid-tied power electronic applications. In this paper, a new single-phase All Digital Phase-Locked Loop (ADPLL) is proposed. It features fast transient response and good robustness under distorted grid conditions. It is designed for Field Programmable Gate Array (FPGA) implementation. As a result, a high sampling frequency of 1MHz can be obtained. In addition, a new OSG is adopted to track the power frequency, improve the harmonic rejection and remove the dc offset. Unlike previous methods, it avoids extra feedback loop, which results in an enlarged system bandwidth, enhanced stability and improved dynamic performance. In this case, a new parameter optimization method with consideration of loop delay is employed to achieve a fast dynamic response and guarantee accuracy. The Phase Detector (PD) and Voltage Controlled Oscillator (VCO) are realized by a Coordinate Rotation Digital Computer (CORDIC) algorithm and a Direct Digital Synthesis (DDS) block, respectively. The whole PLL system is finally produced on a FPGA. A theoretical analysis and experiments under various distorted grid conditions, including voltage sag, phase jump, frequency step, harmonics distortion, dc offset and combined disturbances, are also presented to verify the fast dynamic response and good robustness of the ADPLL.
#ADPLL #CORDIC #DDS #Distorted grid #Single-phase

목차

Abstract
I. INTRODUCTION
II. STRUCTURE OF THE ADPLL
III. IMPLEMENTATION OF THE ADPLL
IV. PERFORMANCE ANALYSIS OF THE ADPLL
V. EXPERIMENTAL RESULTS
VI. CONCLUSION
REFERENCES

참고문헌 (21)

참고문헌 신청
A. Namadmalan and J. S. Moghani, “Single-phase current source induction heater with improved efficiency and package size,” J. Power Electron., Vol. 13, No. 2, pp.322- 328, Mar. 2013. M. Li, Y. Wang, X. Fang, Y. Gao, and Z. Wang, “A novel single phase synchronous reference frame phase-locked loop with a constant zero orthogonal component,” J. Power Electron., Vol. 14, No. 6, pp.1334-1344, Nov. 2014. C. Subramanian and R. Kanagaraj, “Single-phase grid voltage attributes tracking for the control of grid power converters,” IEEE J. Emerg. Sel. Power Electron., Vol. 2, No. 4, pp. 1041-1048, Dec. 2014. F. Gardner, Phaselock Techniques, New York, NY, USA: Wiley, 2005. P. Lamo, F. L´opez, A. Pigazo, and F. J. Azcondo, “An efficient FPGA implementation of a quadrature signal generation subsystem in SRF plls in single-phase PFCs,” IEEE Trans. Power Electron., Vol. 32, No. 5, pp. 3959-3969, May. 2017.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0