지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2019.2
- 수록면
- 58 - 67 (10page)
- DOI
- 10.5573/ieie.2019.56.2.58
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
문턱 전압이 낮아지고, 칩의 집적도가 높아져서 온도가 증가함에 따라 누설 전력이 크게 증가하고 있다. 본 논문에서는 누설 전력을 상위수준에서 빠르게 분석할 수 있는 누설 전력 모델링 기술을 제안한다. 게이트 입력 값에 따라 누설전력량의 변함을 이용하여 입력의 정적 확률을 기반으로 누설 전력을 예측할 수 있음을 보인다. 또한 복수의 게이트로 이루어진 회로로 이를 확장하여 그 실용성을 증명한다. n-입력 회로의 경우, 2<SUP>n</SUP>개의 계수를 이용하여 누설 전력 모델의 수식이 커지는 문제를 n+1개의 계수만을 이용하는 모델로 유도하는 과정을 설명한다. 또한 모델링시 생성해야 하는 학습 입력 벡터를 일정하게 만드는 법을 제안하여 학습 입력 벡터에 전력 모델의 정확도가 종속되지 않도록 하였다. 실험 결과 전력 모델의 정확도는 평균 98%, 속도 향상은 평균 218배를 보였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존 누설 전력 계산
Ⅲ. 새로운 누설 전력 모델링
Ⅳ. 회로의 누설 전력 모델링
Ⅴ. 실험
Ⅵ. 결론
REFERENCES
참고문헌 (15)
참고문헌 신청
S. Reda / 2012 / Power Modeling and Characterization of Computing Devices : A Survey / Foundations and Trends® in Electronic Design Automation 6(2):121~216
S. K. Rethinagiri / 2014 / PETS: Power and Energy Estimation Tool at System-Level / Quality Electronic Design (ISQED), 15th International Symposium, on :535~542
K. Chandrasekar / 2011 / Improved Power Modeling of DDR SDRAMs / 14th Euromicro Conference on Digital System Design :99~108
C. Y. Tsui / 1995 / Power estimation methods for sequential logic circuits / IEEE Transactions on Very Large Scale Integration (VLSI) Systems 3(3):404~416
S. Gupta / 2000 / Power modeling for high-level power estimation / Transactions on Very Large Scale Integration (VLSI) Systems 8(1):18~29
S. K. Rethinagiri / 2014 / PETS: Power and Energy Estimation Tool at System-Level / Quality Electronic Design (ISQED), 15th International Symposium, on :535~542
K. Chandrasekar / 2011 / Improved Power Modeling of DDR SDRAMs / 14th Euromicro Conference on Digital System Design :99~108
C. Y. Tsui / 1995 / Power estimation methods for sequential logic circuits / IEEE Transactions on Very Large Scale Integration (VLSI) Systems 3(3):404~416
S. Gupta / 2000 / Power modeling for high-level power estimation / Transactions on Very Large Scale Integration (VLSI) Systems 8(1):18~29
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2019-569-000443639