메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국전기전자재료학회 전기전자재료학회논문지 전기전자재료학회논문지 제26권 제10호
발행연도
2013.1
수록면
713 - 719 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
600 V급 Planar Gate Power MOSFET와 Trench Gate Power MOSFET을 설계하고 최대 항복전압 및 최저 스위치 온 상태 전압강하를 갖도록 최적화하였다. Chip Size 6,580 um x 5,680 um에 20 A 흐르는 소자를 설계했을 때 두 소자 모두 610 V의 항복전압 특성을 나타내는 상태에서 저항값의 차이가 남을 확인할 수 있었으며, Trench Gate Power MOSFET은 Planar Gate Power MOSFET과 달리 JFET영역이 존재하지 않아 저항 값이 상대적으로 작다. 설계 과정에서 확인한 Trench Gate Power MOSFET의 스위치 온 상태 전압 강하 특성 향상의 폭은 4.35 V에서 3.7 V로 대략 15%였다. 동시에 Trench Gate Power MOSFET에 적용하기 위해 Unified 필드링을 설계하였으며, JTE Type으로 기존의 FLR을 Unify하게 줄여 기존 Ring 도핑을 저농도(P/1e12) P-Well 접합에 의한 Electrical Field 확산으로 인한 내압 증가로 에피의 비저항 및 두께를 줄일 수 있으며 결과적으로 Chip Shink 효과를 가져 올 수 있었다.

목차

등록된 정보가 없습니다.

참고문헌 (7)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0