지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제5권 제4호
- 발행연도
- 2004.1
- 수록면
- 138 - 142 (5page)
이용수
초록· 키워드
오류제보하기
This paper presents the improved burn-in method for the reliability of SRAM in Multi Chip Package (MCP). Semiconductor reliability is commonly improved through the burn-in process. Reliability problem is more significant in MCP that includes over two chips in a package, because the failure of one chip (SRAM) has a large influence on the yield and quality of the other chips - Flash Memory, DRAM, etc. Therefore, the quality of SRAM must be guaranteed. To improve the quality of SRAM, we applied the improved wafer level burn-in process using multi cells selection method in addition to the previously used methods. That method is effective in detecting special failure. Finally, with the composition of some kind of methods, we could achieve the high quality of SRAM in Multi Chip Package.
목차
등록된 정보가 없습니다.
참고문헌 (7)
참고문헌 신청
/ 1991. / A Study on the Life Time Prediction for the Oxide of MOS Capacitor 12 (7) : 271 ~
/ 1994. / On Wafer Burn-In Strategies for MCM Die : 255 ~
/ 1997 / LeeDegradation of Gate Induced Drain Current of p- MOSFET along to Analysis Condition 10 (1) : 26 ~
/ 1998. / Flip chip MCM-L using known good die : 358 ~
/ 1998. / Sequential tests for integrated- circuit failures, Reliability 47 (4) : 463 ~
/ 1994. / On Wafer Burn-In Strategies for MCM Die : 255 ~
/ 1997 / LeeDegradation of Gate Induced Drain Current of p- MOSFET along to Analysis Condition 10 (1) : 26 ~
/ 1998. / Flip chip MCM-L using known good die : 358 ~
/ 1998. / Sequential tests for integrated- circuit failures, Reliability 47 (4) : 463 ~
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Multi Chip Package의 SRAM을 위한 웨이퍼 Burn-in 방법
전기전자재료학회논문지
2005 .01
-
On-Chip SRAM을 이용한 임베디드 시스템 메모리 계층 최적화
한국정보과학회 학술발표논문집
2008 .06
-
전류모드 기술을 이용한 고속동작 SRAM 설계
대한전자공학회 학술대회
2006 .06
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
16-ns 256K CMOS SRAM
대한전기학회 학술대회 논문집
1988 .07
-
16-ns 256K CMOS SRAM ( 16-ns 256K CMOS SRAM )
대한전자공학회 학술대회
1988 .07
-
초고속 고집적 Synchronous SRAM과 Logic Embedded SRAM을 위한 Trench Isolation의 Full CMOS SRAM Cell Technology
대한전자공학회 학술대회
1998 .01
-
싱글포트 구조에 기반한 어싱크로너스 의사 듀얼 포트 SRAM 설계
전자공학회논문지-SD
2004 .10
-
고집적 SRAM Cell의 동작안정화에 관한 연구 ( A Study on the Stability of High Density SRAM Cell )
전자공학회논문지-A
1995 .11
-
Built-In Self Test for High Density SRAMs
ICVC : International Conference on VLSI and CAD
1997 .01
-
고속 임베디드 응용을 위한 메모리 제어 칩
한국기계기술학회지
2010 .01
-
단결정 실리콘 TFT Cell의 적용에 따른 SRAM 셀의 전기적 특성
컴퓨터산업학회논문지
2005 .01
-
고속 SRAM 개발 동향
전자공학회지
1995 .02
-
CMOS 단일칩 마이크로 컴퓨터의 레지스터 및 SRAM 설계 ( Registers and SRAM Section Design of CMOS Single-Chip Microcomputer )
대한전자공학회 학술대회
1985 .01
-
Stacked Single Crystal Silicon TFT Cell의 적용에 의한SRAM 셀의 전기적인 특성에 관한 연구
전기전자재료학회논문지
2006 .01
-
Fault Models and Test Algorithm for 3-D SRAMs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
Multi-valued SRAM cell with FG-MOSFETs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
이단 셀어레이 구조를 갖는 저전력 SRAM설계에 관한 연구 ( A Study on the Low Power SRAM Design with two Stage Cell Array )
대한전자공학회 학술대회
1996 .07
-
Multi Chip Package LED 배열의 설계인자에 따른 열해석
대한기계학회 춘추학술대회
2010 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0